Що таке ТАБЛИЦІ СТОРІНОК Англійською - Англійська переклад

• page table
• page tables

Приклади вживання Таблиці сторінок Українська мовою та їх переклад на Англійською

Записи таблиці сторінок.
Page table entries.

Таблиці сторінок є великими лінійними масивами.
Page tables are big linear arrays.

Технічний термін звучить як«ізоляція таблиці сторінок ядра».
The technical term is“kernel page table isolation.”.

В усіх рівнях таблиці сторінок її записи включають біт невиконання.
In all levels of the page table, the page table entry includes a no-execute bit.

Номер сторінки використовують як індекс у таблиці сторінок.
The page number is used as an index into a page table.

На всіх рівнях таблиці сторінок, запис у таблиці сторінок включає в себе невиконаний біт.
In all levels of the page table, the page table entry includes a no-execute bit.

Це також досить повільно, щоб видалити записи таблиці сторінок процесу.
It is also somewhat slow to remove the page table entries of a process.

Оновлення БАТ виконуються автоматично апаратним забезпеченням обходу таблиці сторінок.
TLB updates are performed automatically by page table walking hardware.

Це робить дескриптори еквівалентами записам таблиці сторінок у системі МКП.
This makes descriptors equivalent to a page-table entry in an MMU system.

Вона має незвичайну особливість зберігання доступу і брудних бітів за межами таблиці сторінок.
It has the unusual feature of storing accessed and dirty bits outside of the page table.

При використанні зі сторінками 4 кБ дерево таблиці сторінок має чотири рівні замість трьох.
When used with 4 KB pages, the page table tree has four levels instead of three.

Інші МКП можуть мати приватний масив пам'яті[3] чи регістри, що містять набір записів таблиці сторінок.
Other MMUs may have a private array of memory[3] or registers that hold a set of page table entries.

Об'єднання пам'яті PTE(page table entry), яке поєднує 4 kiB таблиці сторінок у 32 kiB сторінки..
PTE(page table entry) coalescing, which combines 4 kiB page tables into 32 kiB page size.

Інші блоки управління пам'яттю можуть мати приватні масиви пам'яті[3] або регістрів, які тримають набір записів таблиці сторінок.
Other MMUs may have a private array of memory[3] or registers that hold a set of page table entries.

Деревоподібні конструкції уникають цього, розміщуючи записи таблиці сторінок для суміжних сторінок у суміжних місцях.
Tree-based designs avoid this by placing the page table entries for adjacent pages in adjacent locations.

З 2 МБ сторінками наявні лише три рівні таблиці сторінок, де загалом 27 бітів використовуються у підкачці та 21 біт у зміщенні.
With 2 MB pages, there are only three levels of page table, for a total of 27 bits used in paging and 21 bits of offset.

Але тому, що 64 рядків таблиці недостатньо для реальних програм, в архітектурі використовуються таблиці сторінок, які розміщені в основній пам'яті.
Since 64 table rows are obviously not enough for real tasks, x86 architectures employ page tables located in the main memory.

Чипи G1 не шукають записи таблиці сторінок, але можуть генерувати хеш із очікуванням того, що ОС програмно шукатиме стандартну хеш-таблицю.
G1 chips do not search for page table entries, but they do generate the hash, with the expectation that an OS will search the standard hash table via software.

ОС може генерувати новий запис з більш-нормальної деревовидної таблиці сторінок або із карт структур даних, які, ймовірно, будуть більш повільними і просторово-ефективними.
The OS may generate the new entry from a more-normal tree-like page table or from per-mapping data structures which are likely to be slower and more space-efficient.

G1 чіпи не шукають елементів таблиці сторінок, але вони генерують хеш, з очікуванням, що ОС буде шукати стандартну хеш-таблицю за допомогою програмного забезпечення.
G1 chips do not search for page table entries, but they do generate the hash with the expectation that an OS will search the standard hash table via software.

Таким чином, фактично створюються дворівневі дерева, що дозволяють додаткам мати рідкісний розподіл пам'яті, не витрачаючи багато місця на невикористовуваних записах таблиці сторінок.
Thus, there is effectively a two-level tree, allowing applications to have sparse memory layout without wasting a lot of space on unused page table entries.

ОС може генерувати новий запис із нормальнішої деревоподібної таблиці сторінок або зі структур даних на відображення, які, ймовірно, будуть повільнішими й ефективнішими за простором.
The OS may generate the new entry from a more-normal tree-like page table or from per-mapping data structures which are likely to be slower and more space-efficient.

Асоціативний кеш таблиці сторінок називається буфер асоціативної трансляції(БАТ) і використовується, щоб уникнути необхідності доступу до основної пам'яті кожного разу, коли відображена віртуальна адреса.
An associative cache of PTEs is called a translation lookaside buffer(TLB) and is used to avoid the necessity of accessing the main memory every time a virtual address is mapped.

Що перші системи віртуальної пам'яті були дуже повільними, тому що вони вимагали перевірки таблиці сторінок(зберігається в основній ПАМ'ЯТІ) перед будь-яким програмним зверненням в пам'ять.
Some early virtual memory systems were very slow because they required an access to the page table(held in main memory) before every programmed access to main memory.

Більшість МКП використовують таблиці елементів у пам'яті, звані«таблицями сторінок», що містить один«запис таблиці сторінок»(ЗТС) на сторінку, для відображення віртуальних номерів сторінок у фізичні в основній пам'яті.
Most MMUs use an in-memory table of items called a"page table", containing one"page table entry"(PTE) per page, to map virtual page numbers to physical page numbers in main memory.

Він також зберігав доступний і брудний біти поза таблицею сторінок.
It also stores the accessed and dirty bits outside the page table.

Також дещо повільне вилучення записів таблиць сторінок процесу.
It is also somewhat slow to remove the page table entries of a process.

Кожен процес має свій власний набір таблиць сторінок.
Every process contains its own page tables set.

ARM використовує дворівневу таблицю сторінок при використанні 4 KB і 64 KB сторінок, або просто однорівневими таблицями сторінок для 1 MB розділів і 16 MB розділів.
ARM uses a two-level page table if using 4 KB and 64 KB pages, or just a one-level page table for 1 MB sections and 16 MB sections.