CLOCK SIGNAL 한국어 뜻 - 한국어 번역

Clock signal.

클럭 신호.

Provide the basic clock signal for the system.

체계를 기본적인 클럭 신호를 제공하십시오.

The clock signal is always generated by the current bus master.

클럭 신호는 항상 현재 버스 마스터에 의해 생성됩니다.

How do you go about testing a circuit that requires a clock signal?

시계 신호가 필요한 회로를 테스트하려면 어떻게 해야 합니까?

Trigger and clock signal auto-synchronization bus.

트리거 및 클럭 신호 자동동기화 버스.

The first reference signal is the clock signal;

상기 제1 신호는 클록 신호이며, The first signal is a clock signal.

A clock signal generator generating a clock signal;

클록 신호를 생성하는 클록 신호 생성 회로와;

Both ports are output simultaneously on the rising edge of the next pacer clock signal.

두 포트 모두 다음 페이서 클럭 신호의 상승 에지에서 동시에 출력됩니다.

The DSP transmits the SPI clock signal where the impedance mismatch creates reflections.

DSP는 임피던스 불일치가 반사를 생성하는 SPI 클럭 신호를 전송합니다.

You can input or output a digital pattern under the timing control of a clock signal.

클럭 신호의 시간 제어 하에서 사용자는 디지털 패턴을 입력 또는 출력할 수 있습니다.

Channel clock signal 1214 is selected according to a desired output signal frequency.

채널 클럭 신호(1214)는 원하는 출력 신호 주파수에 따라 선택된다.

Clock means for generating clock signals indicative of time;

로컬 클록 타이밍 신호들을 발생시키는 수단; It means for generating a local clock timing signal;

DAC clock signals 723 and 725 may be derived from a same clock signal or may be independent.

DAC 클럭 신호(723, 725)는 동일한 클럭 신호로부터 도출될 수 있거나 독립적일 수 있다.

The sCLK-OCX10 is a master clock generator that produces a high purity 10 MHz clock signal.

SCLK-OCX10은 순도가 아주 높은 10MHz 클럭신호를 만들어 주는 마스터클럭 생성기(Master clock generator) 입니다.

For example, the clock signal at H level is VDD and the clock signal at L level is VSS.

예를 들면, H 레벨에서의 클록 신호는 VDD이고 L 레벨에서의 클록 신호는 VSS임을 유념한다.

In the case of outputting the read command at step S170, on the contrary, the current rate of the clock signal SCK is kept unchanged.

이와는 반대로, 단계(170)에서 판독 명령을 출력하는 경우에, 클록 신호(SCK)의 현재의 속도는 변하지 않고 유지된다.

Pins 19 and 20: implement the clock signal(SCL) and data line(SDA) of the I2C bus communication protocol.

번 핀: 시간 클록 신호(SCL) 와 I2C 버스 통신 프로토콜의 데이터 전송 라인(SDA)을 위해 사용됩니다.

Synchronous semiconductor memory device exhibiting an operation synchronous with an externally inputted clock signal.

클록 신호에 동기하여 동작하는 동기형 반도체 메모리 장치 A synchronous semiconductor memory device operating in synchronization with the clock signal.

A clock signal may be inputted to transistor 302(“precharge transistor”) and transistor 310.

The 클럭 신호는 트랜지스터(302)("프리챠지 트랜지스터(precharge transistor)") 및 트랜지스터(310)에 연결될 수 있다.

For example, the gate driver 504a receives a start pulse signal, a clock signal, and the like and outputs a pulse signal..

예를 들면, 게이트 드라이버(504a)는 스타트 펄스 신호, 클록 신호 등을 입력하고 펄스 신호를 출력한다.

Learn how to verify your clock signal by taking advantage of fast and precise jitter performance measurements(with R&S®FSWP phase noise analyzer).

빠르고 정밀한 지터 성능 측정을 활용하여 클록 신호를 검증하는 방법에 대해 알아보십시오(R&S®FSWP Phase Noise Analyzer 사용).

The signal at the node C does not appear at the node D because the second clock signal(CLK2) is at L level and the switch is closed.

노드C의 신호는, 제2 클록 신호 CLK2가 L 레벨에서 스위치가 꺼져 있기 때문에, 노드D에 나타나지 않는다.

In digital audio devices, the clock signal acts as the heart of the product, a higher purity clock brings more accurate and better sound quality.

디지털 오디오 기기에 있어 클럭신호는 제품의 심장과 같은 역할을 하는 존재로 클럭의 순도가 높아 질수록 더 정밀하고 좋은 사운드를 얻을 수 있습니다.

This includes data bursts with programmable pulse width with additional delay to the clock signal. Product Application Viewer View Products by Application.

여기에는 클럭 신호에 대한 추가 지연으로 펄스 폭을 프로그래밍할 수 있는 데이터 버스트가 포함됩니다. 제품 어플리케이션 뷰어.

Shift the pixel data for row 0 into the top column drivers and the pixel data for row16 into the bottom column drivers using the R0, G0, B0, R1, G1, and B1 data inputs and the SCLK shift clock signal.

최고 란 운전사로 줄 0의 화소 데이터 및 R0, G0, B0, R1,G1 및 B1 자료 입력과 SCLK 교대 클럭 신호를 사용하는 밑바닥 란 운전사로 줄 16의 화소 데이터를 이동하십시오.

A new Advanced Master Clock handles input and output clock signals to synchronize the APx555 with external equipment.

새로운 Advanced Master Clock(AMC) 모듈은 외부 장비와 APx555를 동기시키기 위해 클럭 신호의 입출력을 가능하게 해줍니다.

Using both beats to transfer data makes double data rate memory significantly faster than single data-rate memory, which used only one edge of the clock signal to transfer data.

이중 데이터 속도 메모리는 데이터 전송 시 양쪽 비트를 사용하므로, 클럭 신호의 한 부분만을 사용하는 단일 데이터 속도 메모리보다 속도가 현저히 빠릅니다.

The sCLK-EX can be used for all digital devices that require clock signals such as DAC, USB host card, CD player, PC main board and LAN controller.

SCLK-EX는 DAC, USB host card, CD player, PC main board, LAN controller 등 클럭 신호가 필요한 모든 디지털 기기에 사용 될 수 있습니다.

As shown in FIG 41, in order to transfer data. from a host to a client,the DATA signal is input to two D-type flip-flop circuit elements 4104 and 4106 along with a clock signal for triggering the circuits.

도 41 에 도시된 바와 같이, 호스트로부터 클라이언트로 데이터를 전송하기 위해, DATA 신호는 2 개의 D-타입플립-플롭회로 소자들 (4104 및 4106) 로, 그 회로를 트리거하기 위한 클록 신호와 함께 입력된다.

A clock terminal connecting with the clock signal line of said printing apparatus via a bus;

버스를 통해서 상기 인쇄 장치의 상기 클록 신호 라인에 연결되는 클록 단자와; Via a bus with a clock terminal coupled to the clock signal line of said printing apparatus;