日本語 での ウェーハレベル の使用例とその 英語 への翻訳
{-}
-
Colloquial
-
Ecclesiastic
-
Computer
-
Programming
ウェーハレベル・オプティクス。
Wafer- Level Optics.正確で再現性のあるウェーハレベル1/fおよびRTN測定。
ウェーハレベル試験（24）。
さらに、キャラクタリゼーションタスクの大部分はウェーハレベルで実行する必要があります。
Moreover, the majority of characterization tasks should be executed at the wafer-level.ウェーハレベルおよび/またはパッケージレベルの信頼性テスト。
異なる市場セグメントにおいて、異なるタイプのウェーハレベルパッケージングが使用されています。
Different types of wafer-level packaging are used in these different market segments.このような方法は、ウェーハレベルのキャリブレーションソフトウェアWinCalXEからのみ利用できます。
Such methods are only available from the wafer-level calibration software WinCal XE.これは、ウェーハレベルでより高いレベルのパワーインテグリティ（ＰＩ）およびシグナルインテグリティ（ＳＩ）を必要としてきた。
This has required higher level power integrity(PI)and signal integrity(SI) at wafer level.パッケージおよびウェーハレベルでの同時固有信頼性試験用途向けの包括的なプラットフォーム。
Comprehensive platform for concurrentintrinsic reliability test applications at package and wafer level.当社は、ウェーハレベル試験システムの機能を強化する独自のソフトウェアソリューションをいくつか提供しています。
We offer several unique software solutions that enhance the functionality of your wafer-level test system.ここでは、最大750GHzのウェーハレベル測定を行う際の5つの課題と、それらを克服する方法を共有します。
Here, we share five challenges in making wafer-level measurements up to 750 GHz, and how to overcome them.MeasureOne™ウェーハレベル測定システム-フリッカーノイズのテスト課題に対応-FormFactor、Inc。
MeasureOne™ Wafer-Level Measurement System- Addressing Test Challenges of Flicker Noise- FormFactor, Inc.デバイスモデリング用途向けの、正確で再現性のあるDCウェーハレベル測定を実現するための、真のケルビンCMOS試験構造。
True Kelvin CMOS test structure to achieve accurate andrepeatable DC wafer-level measurements for device modelling applications.ここでは、最大750GHzのウェーハレベル測定を行う際の5つの課題と、プローブチップのサブTHz測定の課題を共有しています。
Here, we share five challenges in making wafer-level measurements up to 750 GHz and the challenges for probe tip sub THz measurements.ウェーハレベルのエレクトロマイグレーション試験およびEstrada-EMWLRIMSの詳細については、こちらから技術概要をダウンロード（PDF）。
For more information on wafer-level electromigration testing and the Estrada-EM WLR IMS, download the technical brief here(PDF).このシステム独自の高密度プラズマ光源が、すべてのウェーハレベルパッケージングアプリケーションに対して、シリコンおよび酸化膜のエッチング率を最大化します。
The system's high-density plasma source enables the highest silicon andoxide etch rates for all wafer-level packaging applications.ウェーハレベルパッケージングは、モバイル”スマート”電子コンシューマ機器において、豊かな画像、高速駆動、および低消費電力機能を実現します。
Wafer-level packaging enables rich graphics, high speed, and low-power functionality in mobile,“smart” electronic consumer products.良品のダイのみがファンアウトバックエンドプロセスを通過するようにするために、個片化の前にウェーハレベルでより高品質の電気的テストが要求されます。
Higher quality of electrical test is demanded at wafer level prior to singulation to ensure only know-good-die go through the fan-out back-end processes.最高の性能を保証するためには、すべてのビットをテストする必要があります。そのため、全体的なコストを下げた高い歩留まりと大量生産には、大規模な並列ウェーハレベル試験が不可欠になります。
Every single bit must be tested to ensure top performance,making massively parallel wafer-level testing essential to high-yield, volume production at lower overall cost.Wafer-LevelPackaging|AppliedMaterialsウェーハレベルパッケージングは、モバイル"スマート"電子コンシューマ機器において、豊かな画像、高速駆動、および低消費電力機能を実現します。
Wafer-Level Packaging| Applied Materials Wafer-level packaging enables rich graphics, high speed, and low-power functionality in mobile,"smart" electronic consumer products.バリアンのイオン注入装置が加わることで、アプライドマテリアルズのシリコンシステムズグループの製品(トランジスタ、配線、ウェーハレベルのパッケージング/パターニング)の品揃えはさらに充実します。
Varian's ion implant products complement Applied's Silicon Systems Group's successful suite of products in the areas of transistor,interconnect, wafer level packaging and patterning.ハードウェア機能とソフトウェア機能の新しい革新的な組み合わせにより、ウェーハレベルの溝内のファイバー/アレイを整列および最適化することで、ウェーハレベルのエッジ結合が可能になりました。
Wafer-level edge coupling is now possible with a new innovative combination of hardware and software features to align and optimize fibers/arrays in a wafer-level trench.どのようなアプリケーション、PM300の汎用性は、ウェーハレベル信頼性（WLR）テストにデバイスおよびウェハ特性（DWC）に故障解析（FA）からのすべての要件を満たしているし、常に最高の精度を保証します。
Whatever your application, the versatility of the PM300 meets all requirements from failure analysis(FA)to device and wafer characterization(DWC) to wafer-level reliability(WLR) testing and always ensures the highest accuracy.
