日本語 での 高位合成 の使用例とその 英語 への翻訳
{-}
-
Colloquial
-
Ecclesiastic
-
Computer
-
Programming
高位合成で何をするか？
Xilinx社のFPGAにおける高位合成ツールVivadoHLSの効果と性能。
Effect and performance of high-level synthesis tool Vivado HIS in Xilinx's FPGA.FPGAの高位合成環境まとめ|AdvancedTechnologyLab皆さんこんにちは。
Synopsis of the High-level Synthesis Environment of the FPGA| Advanced Technology Lab Hello everyone.高位合成環境はFPGAおよびボードによって異なります。
High-level synthesis environments differ depending on the FPGAs and boards used.SystemC設計、モデリング技術、高位合成技術を用いて、お客様のニーズに合わせた開発を提供。
SystemC design, modeling techniques and high-level synthesis technology are used to provide development meeting customer needs.Combinations with other parts of speech
名詞での使用
高位合成SDKとは高位合成環境に必要な開発ツールをまとめたパッケージです。
High-level synthesis SDK is a package that combines together all the development tools necessary for a high-level synthesis environment.OpenCLを使う高位合成では、FPGAチップはOpenCLから使える計算装置(デバイス)として構成されます。
In high-level synthesis that uses OpenCL, FPGA chips are configured as computing devices that can use OpenCL.HLS（高位合成）に基づいた方法論を用いつつ、SLXFPGAを使用してそのモデルの実装を最適化します。
Using SLX FPGA,the implementations of these models for FPGAs are optimized while using a High-Level Synthesis(HLS) based methodology.高位合成とOpenCL前稿で解説したように、FPGA開発は低レイヤーの設計を伴ないます。
High-level synthesis and OpenCL As was explained in the preceding document, low-layer design goes hand-in-hand with FPGA development.DIPスイッチの設定はボードを高位合成評価用に設定するステップです。
DIP switch setup is a step to set up a board for high-level synthesis evaluation.Altera社の高位合成環境は、高位合成SDK・BSPの2つで構成されます。
Altera's two high-level synthesis environments consist of high-level synthesis SDK and BSP.高位合成系がまだ統合開発環境へ対応していないためです。
This is because high-level synthesis systems are not yet compatible with integrated development environments.開発環境高位合成を用いるには専用の開発環境(高位合成環境)が必要です。
Development Environment Use of high-level synthesis requires a dedicated development environment a high-level synthesis environment.以下、解説します。またWindows環境でAltera社の高位合成環境を使うためには、上の2つをインストールに加えてさらに2つの手順(Unix風環境の設定・クロスコンパイル環境の設定)が必要です。
Additionally, in order to use Altera's high-level synthesis environment in a Windows environment, two more procedures(UNIX-like environment setup and cross-compilation environment setup) are necessary in addition to the two aforementioned installations.回路設計・検証技術システムLSIに集約する最先端の高画質アルゴリズムを素早く回路化するために、キヤノンは、2005年頃から高位合成技術を導入し、その長所を伸ばす設計フローを構築することで、一般的なRTL(※2)の回路設計手法に比べて設計効率を3~7倍に高めています。
Circuit Design and Verification Technology In 2005, Canon introduced high-level synthesis technology in an effort to quickly implement cutting-edge image quality enhancement algorithms on hard-wired logic. By establishing a design flow that further strengthens the advantages of this technology, Canon increased design efficiency by about three to seven times compared with the typical RTL1 circuit design method.高位合成に関するコンサルティング。
High-level synthesis consulting.次回は高位合成について扱います。
Next time, we will deal with high-level synthesis.Silexicaと高位合成を融合した新しいデザインフローの提案」。
しかし、高位合成を使う場合は統合開発環境は使えません。
However, when using high-level synthesis, an integrated development environment cannot be used.Note高位合成SDKが無償試用できるかについては調査していません。
BSPとはボードごとに異なるファイル群で、高位合成SDKにインストールして使います。
BSP is a file group that differs from board to board,and is installed and used in high-level SDK.高位合成を使う場合の初期設定は、DIPスイッチの設定とホスト起動用SDカード(ブートカード)の作成の2つです。
There are two settings in initial setup when high-level synthesis is used: DIP switch setup and creation of an SD card(boot card) for host startup.開発期間の短縮やトータルコストを低減プログラマブルなアナログICanalogramESL(高位設計)モデリング技術、検証環境構築技術、高位合成(HLS)技術を用いて、目的に応じた抽象度のシミュレーションモデルを作成、システム設計の期間短縮。
Using technologies of modeling, verification environment construction and high-level synthesis(HLS), simulation models are created at abstraction levels depending on the purpose, which significantly reduces the system design period and leads to a coherent design service ranging from algorithm study to the consideration and proposal of hardware implementation and SLXとVivadoHLSを使用してMATLABEmbeddedコーダーによって生成されたアルゴリズムをFPGAに実装する方法に関しては、ホワイトペーパー「MATLABで生成C/C++からの高位合成の加速」をダウンロードしてください。ライブデモ、またSLXFPGAの評価を検討したい場合は、こちらからお問い合わせください。
For a detailed analysis on how to move your MATLAB Embedded coder generated algorithm to an FPGA using SLX and Vivado HLS,download our white paper,“Facilitating High Level Synthesis from MATLAB generated C/C++.” Also, please contact us if you are interested in seeing a live demo or exploring an evaluation of SLX FPGA.
