Que es BIT ERROR en Inglés

• bit error

Ejemplos de uso de Bit error en Alemán y sus traducciones al Inglés

Anzeige von Digital Signal QBER(Bit Error Ratio) mit Menge und Bar.
Display of Digital Signal QBER(Bit Error Ratio) with Quantity and Bar.

Damit wird der Bit Error Rate Test(BERT) nun auch für PCIe, USB 3.0, SATA und GBit Ethernet-Interfaces unterstützt.
Thus, the bit error rate test(BERT) now supports PCIe, USB 3.0, SATA and GBit Ethernet interfaces.

In Sachen Zuverlässigkeit punktet die 660p-Serie mit einer Uncorrectable Bit Error Rate(UBER) von.
In terms of reliability, the 660p series offers an uncorrectable bit error rate(UBER) of.

Als Prüffunktionen können Bit Error Rate Tests(BERT) sowie statische Augendiagramme ausgeführt werden.
As test functions, Bit Error Rate Tests(BERT) and static eye diagram can be performed.

Anwender können dadurch die Qualität der Übertragungskanäle durch den Einsatz von Bit Error Rate Tests(BERT) beurteilen.
Users can now evaluate transmission channel quality by utilizing Bit Error Rate Tests BERT.

Parameter für Funktionen wie Bit Error Rate Test und Frequenzmessung sind interaktiv über Steuerpanels einstellbar und werden sofort wirksam.
Parameters for functions like Bit Error Rate Test and frequency measurement are interactively set via control panels and become operative immediately.

Anlässlich der International Test Conference(ITC) zeigt GÖPEL electronic den ersten Prototypen eines ChipVORX®-Modells zur Ausführung von Bit Error Rate Tests(BERT) auf Basis von Field Programmable Gate Arrays FPGA.
At the International Test Conference(ITC) GOEPEL electronic introduces the first ChipVORX® model prototype to execute Bit Error Rate Tests(BERT) using on-board Field Programmable Gate Arrays FPGA.

Der Bit Error Rate Test ermöglicht die qualitative Bewertung von Übertragungskanälen und ist für PCIe Interfaces aufgrund ihrer Gigabit Geschwindigkeit von größter Bedeutung.
The Bit Error Rate Test allows the qualitative evaluation of transmission channels and is of utmost importance for PCIe interfaces due to their Gigabit speed.

GÖPEL electronic erweitert die Verfügbarkeit der ChipVORX -Modellbibliotheken für den Bit Error Rate Test(BERT) auf die SoC-FPGAs der Arria -V-Serie vom Chiphersteller Altera zur Unterstützung von Embedded Test und Embedded Programmierung.
GOEPEL electronics extends the availability of ChipVORX model libraries for Bit Error Rate Test(BERT) using SoC FPGAs of the Altera Arria V series to support embedded test and embedded programming.

Uncorrectable Bit Error Rate(UBER, nicht korrigierbare Bitfehlerrate)" bezeichnet die Anzahl der nicht korrigierbaren Bitfehler geteilt durch die Gesamtmenge an übertragenen Bits während des Testzeitraums.
Uncorrectable Bit Error Rate(UBER) indicates the number of uncorrectable bit errors divided by the total number of transferred bits during a tested time interval.

Die Stärke einer ECC-Komponente wird als UBER(Uncorrectable Bit Error Rate) angegeben, das heißt, in der Rate, in der nicht-korrigierbare Einzelfehler auch noch nach Anwendung von ECC auftreten.
To characterize the strength of the ECC component the term Uncorrectable Bit Error Rate(UBER) is used to describe the rate at which a single uncorrectable bit error will occur even after ECC is applied.

Die Vorwärtsfehlerkorrektur des Systems ist in der Lage, das Bitfehlerverhältnis(Bit Error Ratio, BER) von 10e-4 bis in den Bereich von 10e-10 bis 10e-11 zu reduzieren, so dass ein quasi-fehlerfreier(quasi-error-free, QEF) Betrieb mit etwa einem nicht korrigierten Fehler pro Übertragungsstunde gewährleistet ist.
The system FEC is designed to improve the bit error ratio(BER) from 10-4 to a range of 10-10 to 10-11, ensuring quasi-error-free(QEF) operation with approximately one uncorrected error event per transmission hour.

Der Plan Gigalight Der 25G SFP28 Checker kombiniert den Serial Pattern Generator und den Bit Error Rate Analyzer, um das interne Speicher-EEPROM der Optik zu lesen, die Details anzuzeigen, die DDM-Informationen zu überwachen, das EEPROM zu ändern und die Leistung des Optikmoduls zu messen.
The Gigalight 25G SFP28 checker combines Serial Pattern Generator and Bit Error Rate Analyzer to read the internal memory EEPROM of the optics, display the details, monitor the DDM information, change the EEPROM, and measure the power of the optics module.

Der Plan Gigalight Der 40G QSFP+/ 100G QSFP28-Checker kombiniert den Serial Pattern Generator und den Bit Error Rate Analyzer, um das EEPROM des internen Speichers zu lesen, Details anzuzeigen, die DDM-Informationen zu überwachen, das EEPROM zu ändern und die Leistung des Optikmoduls zu messen.
The Gigalight 40G QSFP+/ 100G QSFP28 checker combines Serial Pattern Generator and Bit Error Rate Analyzer to read the internal memory EEPROM, display the details, monitor the DDM information, change the EEPROM, and measure the power of the optics module.

Die Fähigkeit des SSD Controllers, diese Bitfehler zu korrigieren, kann durch die Uncorrectable Bit Error Ratio(UBER),"eine Metrik für die Datenkorruptionsrate, die der Anzahl der Datenfehler pro Bit entspricht, die nach der Anwendung bestimmter Fehlerkorrekturverfahren gelesen wird", interpretiert werden.
The SSD controller's ability to correct these bit errors can be interpreted by the Uncorrectable Bit Error Ratio(UBER),"a metric for data corruption rate equal to the number of data errors per bit read after applying any specified error-correction method.

Bereits bei der Ankündigung der Prototypdemonstration unserer neuen ChipVORX-Modelle zum Bit Error Rate Test Ende letzten Jahres verzeichneten wir ein enormes Interesse, was letzten Endes auch den strategischen Stellenwert dieser Technik bei der Qualitätssicherung moderner High-Speed-Designs widerspiegelt“, freut sich Thomas Wenzel, Geschäftsführer der JTAG/Boundary Scan Division bei GÖPEL electronic.
Our announcement on ChipVORX prototype demonstration for Bit Error Rate Tests in November last year generated an enormous interest, which finally reflects this technique‘s strategic importance for quality assurance of modern high-speed designs“ says Thomas Wenzel, GOEPEL electronic's managing director of the JTAG/Boundary Scan Division.

Bei der Antwort des Slaves sollten Sie die Daten nur dann von dem neuen Slave übernehmen wenn im Status die neue Slave Adresse steht und das Error Bit nicht gesetzt ist.
When the slave replies, you should only accept the data from the new slave if the new slave address appears in the status and the error bit is not set.

Sollte eine Slave Klemme nicht Antworten, die Funkverbindung gestört sein oder auf der Slave Seite das Bit 0 im Control-Byte nicht gesetzt sein, setzt die Master Klemme das Bit 6 Error.
If a slave does not answer, then either the radio connection is disturbed or bit 0 of the control byte on the slave side is not set; the master terminal sets the error bit 6.