Examples of using Verilog in Spanish and their translations into English
{-}
-
Colloquial
-
Official
Verilator es el simulador Verilog HDL libre más veloz.
HDLmaker es una herramienta para generar diseños Verilog.
HDLmaker is a tool for generating Verilog designs.Extensión de archivo V: Verilog Source Code File- Abrir archivo*.
V file extension: Verilog Source Code File- Open*.Soporta además, la simulación de circuitos digitales usando VHDL y/o Verilog.
Pure digital simulations are also supported using VHDL and/or Verilog.Los más utilizados ypopulares son Verilog, VHDL y SystemC.
The most used andpopular are Verilog, VHDL and SystemC.El archivo V es un Verilog Source Code File desarrollado por Accellera.
V file is a Verilog Source Code File developed by Accellera.A continuación, se puede emplear HDL Coder™ para generar RTL sintetizable para VHDL o Verilog.
You can then use HDL Coder™ to generate synthesizable VHDL or Verilog RTL.Todos están listos para generar Verilog o VHDL mediante HDL Coder.
All are ready to generate Verilog or VHDL using HDL Coder.Puede manejar lenguajes(idiomas) de descripción de manejo de hardware tales como VHDL y Verilog.
It can also handle hardware description languages such as VHDL and Verilog.Lleve a cabo la verificación automatizada de código Verilog o VHDL generado por HDL Coder™.
Conduct automated verification of Verilog or VHDL code generated by HDL Coder™.Los FPGAs se pueden programar con lenguajes de descripción de hardware como VHDL o Verilog.
FPGAs can be programmed with hardware description languages such as VHDL or Verilog.Verilog fue después enviado a la IEEE que lo convirtió en el estándar IEEE 1364-1995, habitualmente referido como Verilog 95.
Verilog was later submitted to IEEE and became IEEE Standard 1364-1995, commonly referred to as Verilog-95.Para los dispositivos embebidos,se puede generar automáticamente código C/C++, Verilog/VHDL o CUDA.
For embedded devices,you can automatically generate C/C++, Verilog/VHDL, or GPU code.Verilog es un lenguaje de descripción de hardware(HDL, del Inglés Hardware Description Language) usado para modelar sistemas electrónicos.
Verilog, standardized as IEEE 1364, is a hardware description language(HDL) used to model electronic systems.Tanto picorv como scr1 son implementaciones RV32IMC de clase de microcontrolador(MCU)de 32 bits en Verilog.
Both picorv and scr1 are 32-bit microcontroller unit(MCU)class RV32IMC implementations in Verilog.Verilog fue inventado por Phil Moorby en 1985 mientras trabajaba en Automated Integrated Design Systems, más tarde renombrada Gateway Design Automation.
Verilog HDL originated at Automated Integrated Design Systems(later renamed as Gateway Design Automation) in 1985.Síntesis de lógica- traducción de descripción de diseño de RTL(p. ej. escrito en Verilog o VHDL) a una lisa de nodos discreto de puertas de lógica.
Logic synthesis- translation of RTL design description(e.g. written in Verilog or VHDL) into a discrete netlist of logic gates.Cadence transfirió Verilog al dominio público a través de Open Verilog International, actualmente conocida como Accellera.
Cadence transferred Verilog into the public domain under the Open Verilog International(OVI)(now known as Accellera) organization.Los diseñadores de ASIC digitales usan lenguajes descriptores de hardware(HDL), tales como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.
Designers of digital ASICs often use a hardware description language(HDL), such as Verilog or VHDL, to describe the functionality of ASICs.El RTL(en Verilog) usado para el FPGA y el RTL usado para el ASIC están planeados para ser liberados bajo la Licencia pública general de GNU GPL.
The RTL(in Verilog) used for the FPGA and the RTL used for the ASIC are planned to be released under the GNU General Public License GPL.Hay miríadas de otros lenguajes de programación para diversos propósitos, así como C, Scratch, Haskell, PERL,Prolog, Verilog, BASIC, y así sucesivamente.
There are myriads of other programming languages for various purposes as well such as C, Scratch, Haskell, PERL,Prolog, Verilog, BASIC, and so on.Y en 1986, Verilog, otro lenguaje de diseño de alto nivel de gran popularidad, fue introducido como lenguaje de descripción de hardware por Gateway Design Automation.
In 1986, Verilog, another popular high-level design language, was first introduced as a hardware description language by Gateway Design Automation.Los núcleos están implementados en los lenguajes de descripción de hardware Verilog, VHDL o SystemC, que puede ser sintetizado tanto por silicio como por matriz de puertas.
The cores are implemented in the hardware description languages Verilog, VHDL or SystemC which may be synthesized to either silicon or gate arrays.Los diseñadores de Verilog querían un lenguaje con una sintaxis similar a la del lenguaje de programación C, de tal manera que le resultara familiar a los ingenieros y así fuera rápidamente aceptada.
The designers of Verilog wanted a language with syntax similar to the C programming language, which was already widely used in engineering software development.PALASM y ABEL se utilizan frecuentemente para dispositivos de baja complejidad, mientras que Verilog y VHDL son lenguajes de descripción de hardware de alto nivel muy populares para dispositivos más complejos.
PALASM, ABEL and CUPL are frequently used for low-complexity devices, while Verilog and VHDL are popular higher-level description languages for more complex devices.Open Verilog International(OVI, es el originalmente estandarizado Verilog) ayudó a la estandarización, proporcionó lo que fue parte del plan de crear Verilog-AMS- un lenguaje único que cubre ambos diseños analógico y digital.
Open Verilog International(OVI, the body that originally standardized Puede desarrollar estas aceleraciones mediante lenguajes de descripción de hardware como Verilog o VHDL, o con el uso de lenguajes de nivel superior como marcos de trabajo de computación paralela OpenCL.
You can develop these accelerations using hardware description languages such as Verilog or VHDL, or by using higher-level languages such as OpenCL parallel computing frameworks.La contribución inicial al proyecto fue el código Verilog de nivel de transferencia de registro(RTL) para un microprocesador completo de 64 bits y 32 hilos de ejecución(threads), este era el RTL para el procesador UltraSPARC T1, de la empresa Sun Microsystems.
The initial contribution to the project was Sun Microsystems' register-transfer level(RTL) Verilog code for a full 64-bit, 32-thread microprocessor, the UltraSPARC T1 processor.Hubo un retraso considerable(posiblemente procrastinación) entre el primer Verilog-A manual de referencia de lenguaje y Verilog-AMS full,y en aquel tiempo Verilog se pasa a la IEEE, dejando Verilog-AMS bajo Accellera.
There was considerable delay(possibly procrastination) between the first Verilog-A language reference manual and the full Verilog-AMS,and in that time Verilog moved to the IEEE, leaving Verilog-AMS behind at Accellera.
