What is the translation of " VERILOG " in English?

• verilog

Examples of using Verilog in Vietnamese and their translations into English

Mô phỏng mạch Verilog.
Verilog Circuit Simulation.

Verilog dễ học và dễ sử dụng hơn VHDL.
Verilog is easier to learn than VHDL.

Mô hình DAC được định nghĩa trong Verilog AMS.
The DAC model is defined in Verilog AMS.

Verilog thường được dùng để mô tả thiết kế ở bốn dạng.
Verilog can be used to describe designs at four levels of abstraction.

Làm thế nào để khai báo và sử dụng mảng byte 1D và 2D trong Verilog?
How to declare and use 1D and 2D byte arrays in Verilog?

Verilog được ra đời vào đầu năm 1984 bởi Gateway Design Automation.
Verilog was designed in 1984 at Gateway Design Automation.

Các bài hướng dẫn về ngôn ngữ phần cứng như verilog, VHDL….
Code written in hardware description languages such as Verilog, VHDL.

Kể từ đó, Verilog chính thức là một phần của ngôn ngữ SystemVerilog.
Since then, Verilog is officially part of the SystemVerilog language.

Mạch sau so sánh cùng một mạch cộng đầy đủ sử dụng VHDL và Verilog.
The following circuit compares the same full adder circuit using VHDL and Verilog.

Mã nguồn được viết trong Verilog, vdduwwocj cấp phép dưới nhiều giấy phép.
Source code is written in Verilog, and licensed under many licenses.

Giao diện đăng ký được thực hiện ở cấp cao nhất của FPGA Verilog.
The register interface is implemented in the top level of the FPGA Verilog.

Tất nhiên các thành phần kỹ thuật số, bao gồm các thành phần VHDL và Verilog cũng có thể được thêm vào các mạch.
Of course digital components, including VHDL and Verilog components can also be added to circuits.

Cả picorv và Scr1 đều là các triển khai RV32IMC của đơn vị vi điều khiển 32 bit( MCU) trong Verilog.
Both picorv and scr1 are 32-bit microcontroller unit(MCU) class RV32IMC implementations in Verilog.

Ưu điểm của Verilog so với VHDL là dễ học và dễ hiểu hơn, tuy nhiên có nhiều tính năng hơn trong VHDL.
The advantage of Verilog compared to VHDL that it is easier to learn and understand, however there are more features in VHDL.

Phần mềm thiết kế bao gồm một trình biên dịch thiết kế, Chisel,[ 1] có thể giảm các thiết kế thành Verilog để sử dụng trong các thiết bị.
The design software includes a design compiler, Chisel,[23] which can reduce the designs to Verilog for use in devices.

Trong TINA, bạn có thể thấy mã AMS Verilog của mô hình DAC nếu bạn bấm đúp vào macro DAC và nhấn nút Enter Macro.
In TINA you can see the Verilog AMS code of the DAC model if you double-click the DAC macro and press the Enter Macro button.

Chúng tôi chỉ muốn chỉ ra rằng trong phần đầu tiên được hiển thị ở trên, mô- đun DA Verilog chuyển đổi tín hiệu nối tiếp thành tín hiệu tương tự( VOUTA).
We just want to show that in the first part shown above, the DA Verilog module converts the serial signal into an analog signal(VOUTA).

Bạn có thể nhấp đúp vào macro VHDL hoặc Verilog và nhấn Enter Macro để xem chi tiết đầy đủ và chỉnh sửa mã nếu bạn muốn.
You can double click the VHDL or the Verilog macros and press Enter Macro to see the full details and edit the code if you wish.

Thật thú vị, băng ghế thử nghiệm ở phía bên trái được viết bằng VHDL, một ví dụ về pha trộn các HDL khác nhau nhưng ở đây chúng tôi sẽ tập trung vào macro AMS Verilog ở bên phải.
Interestingly, test bench on the left side is written in VHDL which is an example of mixing different HDLs but here we will concentrate on the Verilog AMS macro on the right.

Các nhà thiết kế ASIC dùng HDL( hardware description language) như Verilog hay VHDL để miêu tả các chức năng của ASIC.
Designers of digital ASICs often use a hardware description language(HDL), such as Verilog or VHDL, to describe the functionality of ASICs.

Vì mục đích của Verilog HDL là thiết kế phần cứng số, nên loại dữ liệu cơ bản để thiết kế là thanh ghi( reg) và dây( wire).
Since the purpose of Verilog HDL is to model digital hardware, the primary data types are for modeling registers(reg) and wires(wire).

Các thư viện thành phần của TINA bao gồm nhiều MCU 800, trong khi các thiết bị lập trình khác có thể được mô tả bằng các ngôn ngữ mô tả phần cứng VHDL và Verilog, cả hai đều có sẵn trong TINA.
TINA's component libraries include more than 800 MCUs, while the other programmable devices can be described by the VHDL and Verilog hardware description languages, both available in TINA.

Kho lưu trữ này chứa mã nguồn Verilog cho FPGA, một tệp bit dựng sẵn và mã nguồn C++ để hiển thị một số mẫu trình diễn trên bảng điều khiển.
This repository contains the Verilog source code for the FPGA, a prebuilt bit file, and C++ source code for displaying some demonstration patterns on the panel.

OpenSPARC T2, phát hành năm 2008, một triển khai 64 bit, 64 luồng tuân theo UltraSPARC Architecture 2007 và SPARC Version 9( Level 1). mã nguồn được viết trong Verilog, và được cấp phép theo nhiều giấy phép.
OpenSPARC T2, released in 2008, a 64-bit, 64-thread implementation conforming to the UltraSPARC Architecture 2007 and to SPARC Version 9(Level 1). Source code is written in Verilog, and licensed under many licenses.

Một ví dụ khác là ngôn ngữ mô tả phần cứng như Verilog, trong đó lập trình phản ứng cho phép các thay đổi được mô hình hóa khi chúng lan truyền qua các mạch.
Another example is a hardware description language such as Verilog, where reactive programming enables changes to be modeled as they propagate through circuits.

Nó cũng được sử dụng trong việc xác minh các mạch tương tự và mạch tín hiệu hỗn hợp, cũng như trong thiết kế các mạch di truyền.[ 1] Vào năm 2009, tiêu chuẩn Verilog( IEEE 1364- 2005) đã được hợp nhất vào tiêu chuẩn SystemVerilog, tạo ra tiêu chuẩn IEEE 1800- 2009.
It is also used in the verification of analog circuits and mixed-signal circuits, as well as in the design of genetic circuits.[1] In 2009, the Verilog standard(IEEE 1364-2005) was merged into the SystemVerilog standard, creating IEEE Standard 1800-2009.

Với việc dùng ngôn ngữ lập trình có sẵn gọi là Verilog, nhóm của MIT đã thiết kế các mạch logic và kế đến biến chúng thành những vòng lặp ADN gọi là plasmid, nhờ vào một hệ thống tên Cello.
By using an existing programming language called Verilog, the MIT team designed logical circuits which were then coded into synthetic loops of DNA called plasmids, using a system called Cello.

Như chúng ta đã quan sát trước đó, Verilog- AMS là một dẫn xuất của Verilog kỹ thuật số thuần túy được mở rộng với Verilog A hoàn toàn tương tự và giao diện cho kết nối của các bộ phận tương tự và kỹ thuật số.
As we observed earlier, Verilog-AMS is a derivative of the purely digital Verilog extended with the purely analog Verilog A and an interface for the connection of the analog and digital parts.

TINA có thể dịch các mô hình Verilog và các thành phần kỹ thuật số khác sang mã VHDL tổng hợp và, bằng phần mềm Webpack của Xilinx, bạn có thể tạo tệp luồng bit mô tả việc triển khai thiết kế và sau đó tải nó lên chip Xilinx.
TINA can translate the Verilog models and the other digital components to synthesizable VHDL code and, using the Xilinx's Webpack software, you can generate the bit stream file describing the implementation of the design and then upload it to Xilinx FPGA chips.

Nếu bạn muốn tự mình xây dựng tập tin bit FPGA hoặc tùy chỉnh Verilog để điều khiển nhiều bảng hơn hoặc thêm các chức năng tùy chỉnh khác( như bộ xử lý để giúp tính toán các mẫu pixel khó), bạn sẽ cần phải tải xuống và cài đặt phần mềm Xilinx ISE WebPack. Hướng dẫn có tại đây.
If you want to build the FPGA bit file yourself or customize the Verilog to drive more panels or add other custom functionality(such as a coprocessor to help compute difficult pixel patterns), you will need to download and install the Xilinx ISE WebPack software. Instructions are here.