Sta znaci na Engleskom СКУПА ИНСТРУКЦИЈА - prevod na Енглеском

• instruction set

Примери коришћења Скупа инструкција на Српском и њихови преводи на Енглески

Пројекат OR1K пружа симулатор скупа инструкција, or1ksim.
The OR1K project provides an instruction set simulator, or1ksim.

РИСК-V ИСА укључује засебну спецификацију привилегованог скупа инструкција.
RISC-V's ISA includes a separate privileged instruction set specification.

Спецификација скупа инструкција дефинише 32-битне и 64-битне варијанте адресног простора.
The instruction set specification defines 32-bit and 64-bit address space variants.

Програмери RISC-V-а могу да креирају сопствене нестандардне екстензије скупа инструкција.
RISC-V developers may create their own non-standard instruction set extensions.

Укључује архитектуру скупа инструкција која користи лиценцу отвореног кода(" open-source" лиценца).
It includes an instruction set architecture(ISA) using an open-source license.

SHcompact режим еквивалентан је корисничком упутству из скупа инструкција SH-4.
SHcompact mode is equivalent to the user-mode instructions of the SH-4 instruction set.

Када се заврши са описом скупа инструкција и микроархитектуре рачунара, практична машина може бити пројектована.
Once an instruction set and micro-architecture are designed, a practical machine must be developed.

Код суперскаларног дизајна, број извршних јединица је невидљив са аспекта скупа инструкција.
In superscalar designs, the number of execution units is invisible to the instruction set.

Palo“ користи покретач учитавања прецизне архитектуре- умањеног скупа инструкција рачунара( PA-RISC), пало.
Palo is used by the Precision Architecture- Reduced Instruction Set Computing(PA-RISC) boot loader, palo.

База скупа инструкција је наведена прва, кодирање за РИСК-V, ширина бита регистра и варијанта, нпр. RV64I или RV32E.
The instruction set base is specified first, coding for RISC-V, the register bit-width, and the variant; e.g., RV64I or RV32E.

Microsoft Visual C++ 2012 подржава FMA3 инструкције( ако процесор такође подржава додатак скупа инструкција AVX2).
Microsoft Visual C++ 2012 supports FMA3 instructions(if the processor also supports AVX2 instruction set extension).

Итаниум процесори такође могу покренути мејнфрејм окружење ГЦОС из Груп Бул и неколико x86 оперативних система преко симулатора скупа инструкција.
Itanium processors can also run the mainframe environment GCOS from Groupe Bull and several x86 operating systems via instruction set simulators.

Контролер који користи овај приступ може да ради великом брзином, међутим, он има мало флексибилности, а и сложеност скупа инструкција које он може да имплементира је ограничена.
A controller that uses this approach can operate at high speed; however, it has little flexibility, and the complexity of the instruction set it can implement is limited.

Џон Кок За значајан допринос теорији и дизајну компајлера, архитектури великих система и развоју рачунара са редукованог скупа инструкција( RISC).
John Cocke For significant contributions in the design and theory of compilers, the architecture of large systems and the development of reduced instruction set computers(RISC).

Поред опкодова који се користе у архитектури скупа инструкција различитих процесора, који су хардверски уређаји, они такође могу да се користе у апстрактним рачунарским машинама као део њихове бајт-код спецификације.
In addition to opcodes used in the instruction set architectures of various CPUs, which are hardware devices, they can also be used in abstract computing machines as part of their byte code specifications.

У овом стању, процесор извршава Thumb скуп инструкција, компакту 16-битну замену за подскуп ARM скупа инструкција.
When in this state, the processor executes the Thumb instruction set, a compact 16-bit encoding for a subset of the ARM instruction set.

Друга особина скупа инструкција је да представи шифтовање и ротације као инструкције„ обраде података“( аритметичке, логичке, и регистар-регистар копирање), тако да, на пример, C израз.
Another feature of the instruction set is the ability to fold shifts and rotates into the"data processing"(arithmetic, logical, and register-register move) instructions, so that, for example, the C statement.

Microsoft Visual C++ 2010 SP1 подржава ФМА4 инструкције.[ 16] Microsoft Visual C++ 2012 подржава ФМА3 инструкције( ако процесор такође подржава додатак скупа инструкција AVX2).
Microsoft Visual C++ 2010 SP1 supports FMA4 instructions.[16] Microsoft Visual C++ 2012 supports FMA3 instructions(if the processor also supports AVX2 instruction set extension).

Ово омогућава дизајнеру да постигне екзотичне дизајнерске циљеве који су немогући са немодификованом логичком мрежом( високу брзину радног такта, јако малу потрошњу струје, проширења скупа инструкција, итд.).
This allows the designer to achieve exotic design goals not otherwise possible with an unmodified netlist(high clock speed, very low power consumption, instruction set extensions, etc.).

Intel је претходно имплементирао подршку за AMD64, али је одлучио да га не омогући у нади да AMD неће донети AMD64 на тржиште пре Itanium-овог новог IA-64 скупа инструкција широко усвојеног.
Intel had previously implemented support for AMD64 but opted not to enable it in hopes that AMD would not bring AMD64 to market before Itanium's new IA-64 instruction set was widely adopted.

Штедња простора се постиже прављењем одређених инструкцијих операнада да буду имплицитни и ограничавањем броја могућности у поређењу са ARM инструкцијама извршеним у стању ARM скупа инструкција.
The space-saving comes from making some of the instruction operands implicit and limiting the number of possibilities compared to the ARM instructions executed in the ARM instruction set state.

Сви чипови у Cortex-A серији, Cortex-R серији, и ARM11 серији подржавају и„ стање ARM скупа инструкција“ и„ стање Thumb скупа инструкција“, док чипови Cortex-M серије подржавају само Thumb скуп инструкција..
All chips in the Cortex-A series, Cortex-R series, and ARM11 series support both"ARM instruction set state" and"Thumb instruction set state", while chips in the Cortex-M series support only the Thumb instruction set..

Са врло мало изузетака, 80486 и наредни x86 процесори су затим интегрисали ову х87 функционалност начип, који је донео х87 инструкције de facto саставни део x86 скупа инструкција.
With very few exceptions, the 80486 and subsequent x86 processors then integrated this x87 functionality on chip which made the x87 instructions a de facto integral part of the x86 instruction set.

У њима, промена ширине речи намеће промену скупа инструкција за проширење векторских регистара у случају x86, са 64-битних MMX регистара на 128-битне стриминг СИМД екстензије( SSE) на 256-битне напредна векторска проширења( AVX) и( AVX-512).
In these, a change in word-width forces a change to the instruction set to expand the vector registers(in the case of x86, from 64-bit MMX registers to 128-bit Streaming SIMD Extensions(SSE), to 256-bit Advanced Vector Extensions(AVX), and AVX-512).

Сложеност алгоритма је нешто креирано за поређење два алгоритма на нивоу идеје- игнорисањем детаља ниског нивоа, као што је имплементација програмског језика, хардвера на коме се алгоритам покреће или скупа инструкција датог процесора.
Algorithm complexity is something designed to compare two algorithms at the idea level- ignoring low-level details such as the implementation programming language, the hardware the algorithm runs on, or the instruction set of the given CPU.

Једна могућа мана скупа инструкција са скривеним пропратним ефектима је то што, ако више инструкција има пропратне ефекте на једном стању, као стања регистара, онда логика потребна за ажурирање тог стања редом може постати уско грло.
One defect of an instruction set with many hidden side effects is that, if many instructions have side effects on a single piece of state, like condition codes, then the logic required to update that state sequentially may become a performance bottleneck.

Друга особина скупа инструкција је да представи шифтовање и ротације као инструкције„ обраде података“( аритметичке, логичке, и регистар-регистар копирање), тако да, на пример, C израз a+=( j<< 2); може бити преведен у једно-циклусну инструкцију једноструке дужине речи: ADD Ra, Ra, Rj, LSL 2 Резултат овога је типично гушћи ARM програм са мање приступа меморији; стога је и проточна обрада ефикасније искоришћена.
Another feature of the instruction set is the ability to fold shifts and rotates into the"data processing"(arithmetic, logical, and register-register move) instructions, so that, for example, the C statement a+=(j<< 2); could be rendered as a single-word, single-cycle instruction: ADD Ra, Ra, Rj, LSL 2 This results in the typical ARM program being denser than expected with fewer memory accesses; thus the pipeline is used more efficiently.

Предложени скуп инструкција за векторску обраду може учинити спаковани СИМД сет застарелим.
The proposed vector-processing instruction set may make the packed SIMD set obsolete.

Скуп инструкција архитектуре, или ИСА.
Instruction Set Architecture, or ISA.

Интелов назив за овај скуп инструкција је променио неколико пута.
Intel's name for this instruction set has changed several times.