DESIGN FLOW 日本語 意味 - 日本語訳 - 英語の例文

• 設計フロー
• デザインフローを

英語 での Design flow の使用例とその 日本語 への翻訳

Figure 1 Model-based design flow.
図1．モデルベース設計のフロー。

This simplifies the design flow and facilitates IP integration.
そのためデザイン・フローが単純になり、IPの統合も容易になります。

Please see this page for the cost and design flow.
費用や設計の流れについては、こちらのページをご覧下さい。

Depending on the task or state, your design flow may combine several actions and outputs.
タスクによっては、設計するフローでいくつかのアクションおよび出力を組み合わせることができます。

All three algorithms follow the same basic design flow.
つのライブラリは、同じ基本設計フローを共有している。

The antenna matching circuit design flow is discussed, including CEO's analysis of a given PCB layout.
PCBレイアウトに関するCEOの分析を含め、アンテナ整合回路の設計フローについて説明します。

Please refer to here for the details of the design flow using LPB Format.
LPBFormatを使用した設計フローの詳細は、こちらをご参照ください。

This allows you to customize the design flow and leverage internally developed programs and historical data.
このプロセスにより、設計フローをカスタマイズし、内部で開発したプログラムおよび過去のデータを活用することができます。

R&D center to develop analog circuit, ASIC design flow and ASIC.
研究開発拠点として、主にアナログ技術を使った回路開発とASIC設計フロー、ASIC開発を行う。

The MM/RF complete design flow for UMC's various processes covers both the front and Backend of RFIC development.
MM/RFは、RFIC開発におけるフロント/バックエンドの両方をカバーしたUMCの各種プロセスに向けたデザインフローをもたらします。

Lattice recently announced 10x performance boost and enhanced design flow with sensAI's latest release.
最近ラティスは約10倍の性能向上とデザインフローを強化したsensAI最新版のリリースを発表しました。

There is enough waste in this design flow- wasted time, wasted effort, wasted money, and even wasted prototype board builds- that it should be a landfill.
この設計フローには無駄が多すぎます。無駄な時間、無駄な努力、無駄なコスト、無駄な試作基板の作成-それこそ無駄の山です。

This essay looks at the design automation tools, the design flow, and the test time reductions achieved.
本稿では、設計自動化ツールと設計フロー、及びテスト時間低減効果について紹介する。

In order to achieve this, improved modeling, guidance and analysis should be handled by the tools with high degrees of predictability throughout the design flow.
これを実現するには、高い予測性を備えたツールで設計フロー全体にわたるモデリング、ガイダンス、解析の向上に対応する必要があります。

Lattice has recently announced major performance and design flow enhancements to its new sensAI solutions stack.
ラティスは先日そのsensAIソリューションスタックの大幅なパフォーマンスとデザインフローの改良したアップデートを発表しました。

An example HPC design flow is based on the Xilinx Vivado HLS tool for direct compilation from software language C to hardware description language HDL for running in FPGA.
HPCデザインフローの例は、ソフトウェア言語のCからFPGAで実行するためのハードウェア記述言語のHDLに直接コンパイルするXilinxVivadoHLSツールをベースにしています。

Introduction ALINT is a design rule checking(linting) tool for VHDL, Verilog, and mixed-language designs that identifies critical HDL code issues early in the ASIC and FPGA design flow.
はじめにALINTはVHDL、Verilogおよび混在言語のデザイン・ルール・チェッキング(リンティング)ツールで、AISCおよびFPGAデザイン・フローの早期に重要なHDLコードの問題を発見します。

The discussion will detail best-practice design flow, device sizing considerations, and accurate prediction of loading requirements.
この議論では、ベスト・プラクティス設計のフロー、デバイス・サイジングの考察、および負荷条件の正確な予測について詳しく述べます。

Design Flow using JMAG-Express Public Decide on the initial stage proposal using the Sizing function and then analyze the parameter that will have the greatest impact through property evaluation and a sensitivity analysis.
図2JMAG-ExpressPublicを利用した設計フローサイジング機能により初期設計案を決定し、特性評価、感度解析により影響度の高いパラメータを分析します。

In May, Lattice announced major performance and design flow enhancements to sensAI, including a 10X performance boost for low power.
この5月に、ラティスは大幅に性能とデザインフローを改善したsensAIの新しいバージョンを発表しました。このアップデートで性能は10倍向上しています。

While the customization technology is innovative and protected by broad patents, the design implementation and device fabrication are performed using conventional electronic design flow and standard manufacturing processes.
カスタマイズ技術は革新的で幅広い特許によって保護され、設計手法とデバイス製造は、従来の電子設計フローと標準的な製造プロセスを使用して実行されます。

Software Lattice DiamondFlagship design flow for FPGAs with an easy-to-use interface, efficient design flow, superior design exploration, and more.
当社のFPGA用フラグシップ設計フローは、直感的なインターフェイス、効率的な設計フロー、優れた設計推敲など数多くの特長を持っています。

The Stratix 10 SoCs offer full software compatibility with previous generation SoCs, a broad ecosystem of ARM software and tools, and the enhanced FPGA and digital signal processing(DSP) hardware design flow.
インテル®Arria®10SoCは、前世代のSoCとの完全なソフトウェア互換性、ARM* ソフトウェアおよびツールの広範なエコシステム、改善されたFPGAおよびDSPハードウェア・デザイン・フローなどを提供します。

Dependability and error modeling(ISO 26262 safety design flow). Safety design is supported by automatic creation of dependability and error models from nominal functional architectures.
信頼性（Dependability）、エラーモデリング（ISO26262の安全設計フロー）は、機能アーキテクチャから自動生成されセーフティデザインをサポート。

A complete offering for optimal design and manufacturing ST's BiCMOS design platform, is supported by leading-edge CAD tools in a complete and effective design flow, including a very accurate set of simulation models.
最適な設計・製造能力STのBiCMOS設計プラットフォームは、極めて正確なシミュレーション・モデルを含め、完全かつ効果的な設計フローと最先端CADツールによってサポートされています。

The Capital automated generative design flow helps Mazda automotive design teams manage design complexity and changes across the entire vehicle platform, minimizing errors and reducing costs.
Capitalの自動生成型ジェネラティブ設計フローは、マツダの車両設計チームによる車両プラットフォーム全体にわたっての設計複雑性への対応と変更管理を支援し、ミスを最小限に抑えつつコストを削減します。

PCB and electronic packaging The ANSYS Chip-Package-System(CPS) design flow delivers unparalleled simulation capacity and speed for power integrity, signal integrity and EMI analysis of high-speed electronic devices.
PCBおよびエレクトロニックパッケージANSYSチップ-パッケージ-システム(CPS)設計フローは、パワーインテグリティ、シグナルインテグリティと、高速エレクトロニクス機器のEMI解析において、比類のないシミュレーション性能と解析速度を提供します。

Design Flow Reference Given the deep sub-micron design challenges that circuit designers are facing, UMC Reference Design Flows provide customers with EDA design methodologies that reduce time-to-market by enabling manufacturability.
リファレンス設計フローディープサブミクロン設計の課題に対し、聯華電子(UMC)リファレンス設計フローは製造実現性により製品化への時間を削減するEDA設計手法をクライアントに提供しています。

This unmatched electromagnetic-centric design flow helps you achieve first-pass system design success for advanced communication systems, high-speed electronic devices, electromechanical components and power electronics systems.
この比類のない電磁中心設計フローは、高度な通信システム、高速エレクトロニクス機器、電気機械コンポーネントおよびパワーエレクトロニクスシステム設計を初回で成功させることに役立ちます。

The design flow manager evokes 120+ EDA and FPGA tools, during design entry, simulation, synthesis and implementation flows and allows teams to remain within one common platform during the entire FPGA development process.
デザインフロー・マネージャはデザインエントリ、シミュレーション、合成およびインプリメンテーションの間で120種類以上のEDAツールやFPGAツールを起動できますので、開発チームはFPGAデザインプロセスにおいて一貫して同じプラットフォームを維持できます。