MEMORY INTERFACE 日本語 意味 - 日本語訳 - 英語の例文

• メモリインタフェース
• メモリインターフェース
• メモリーインターフェース

英語 での Memory interface の使用例とその 日本語 への翻訳

High speed 1066Mbps memory interface.
最高1066Mbps高速メモリインタフェースに対応。

The memory interface is only 64 bit wide.
メモリーインターフェース幅はともに64bit。

Enhanced version of the 5420(32-bit internal memory interface).
の改良版(32ビット内蔵メモリインターフェース)。

External memory interface USB2.0 port x1.
外部記憶インターフェースUSB2.0ポート×1。

Cutting-edge solutions in optical networking, memory interface, and LoT connectivity.
光ネットワーク、メモリーインターフェース、IoTコネクティビティの最先端ソリューション。

Memory interface: 1 SD interface..
記憶インターフェイス:1つのSDインターフェイス。

I2C, SPI and Microware memory interfaces are supported.
I2C、SPIおよびMicrowareの記憶インターフェイスは支えられます。

The memory interface may end up being 192-bit.
メモリインターフェースは192bitとなるようです。

Infineon has simultaneously granted to Rambus a fully-paid perpetual license for memory interfaces.
インフィニオンは同時に、メモリ・インターフェイスについて、全額支払済みの永久ライセンスをラムバスに対して供与します。

In some implementations, the memory interface 202 is coupled to memory 250.
いくつかの実施形態では、メモリインタフェース２０２はメモリ２５０に結合される。

The memory interface 1517 is an interface for the external memory 1312.
メモリインタフェース１５１７は、外部メモリ１３１２用のインタフェースである。

Customers can select a suitable SLC NAND device according to the error correction capability and memory interface of host controller.
ホスト側のECC訂正能力やメモリインタフェースに合わせて最適な製品を選択できます。

The memory interface 713 is an input-output interface with an external memory device.
メモリ・インターフェース７１３は、外部記憶装置との入出力インターフェースである。

This application note addresses key issues such as software loops, timers, clock speed, power-on reset and memory interface.
このアプリケーションノートはソフトウェアループ、タイマー、クロック速度、パワーオンリセットおよびメモリインタフェースなどの主要な問題を扱います。

The entire Cadence IP portfolio of memory, interface, and peripheral IP is optimized for the latest process technologies.
ケイデンスのメモリ、インターフェース、周辺IPのIPポートフォリオ全体が、最新のプロセス技術向けに最適化されています。

They also feature up to 144 general purpose transceivers on separate transceiver tiles, and 2666 Mbps DDR4 external memory interface performance.
また、個別のトランシーバー・タイル上に最大96個の汎用トランシーパーと、2666MbpsDDR4外部メモリー・インターフェイス性能も備えています。

With 4 GB GDDR5 and a class-leading 256-bit memory interface, you have the power to handle the demanding games today and tomorrow.
GBGDDR5とクラスをリードする256ビットのメモリインターフェースにより、現在と将来の要求の厳しいゲームに対応するパワーが確保されています。

Computer circuitry is often placed in a box which includes, e.g., numerous integrated circuit chips, such as a microprocessor, memory, interface circuits.
コンピュータ回路網は、例えば、マイクロプロセッサ、メモリ、インタフェース回路などの多くの一体化された回路チップを含むボックス内に設置されていることが多い。

The chip has a memory interface that is similar to the original Z80, including the bus request/acknowledge pins, and adds four integrated chip selects.
メモリインタフェースはZ80と似ており、バス要求/ACKピンがあり、チップ選択ピンが4つ追加されている。

RZ/N1D is a scalable and proven Arm®-based microprocessor that can be used in a variety of applications with the Cortex®-A7 dual-core processor and a high-speed, high-capacity memory interface.
RZ/N1Dはスケーラブルで実証済みのArm®ベースのマイクロプロセッサであり、Cortex®-A7デュアルコアと高速、大容量メモリインタフェースを備えたさまざまなアプリケーションで使用できます。

Third, the SoC also can simplify the memory interface and reduce the pin count by removing traditional parallel NAND interface..
第３に、ＳｏＣはまた、従来のパラレルＮＡＮＤインターフェースを取り除くことによってメモリインターフェースを単純化し、ピン数を減らすことができます。

We are on a path to reach our previously stated financial targets and to continue leveraging our proven strengths in timing solutions, memory interface, RF, serial switching and power management with great new products.”.
私たちは、以前表明した財務目標の達成に向かって順調に進んでおり、タイミング・ソリューション、メモリ・インターフェイス、RF、シリアル・スイッチ、電源管理で定評ある強みを、優れた新製品と共に生かし続けようとしています。

The 352-bit memory interface runs at 11Gb/sec., helping to drive 1.7x higher effective memory bandwidth than that delivered by regular GDDR5.
ビットのメモリインタフェースは11Gb/秒で動作し、通常のGDDR5よりも1.7倍の高効率なメモリ帯域幅を駆動するのを助けます。

In addition, BENAND™ with built-in ECC in SLC NAND and Serial Interface NAND with interface of Serial Peripheral Interface compatible with SLC NAND are available, so customers can select a suitable SLC NAND device according to the error correction capability and memory interface of host controller.
また、SLCNANDにECC回路を搭載したBENAND™や、SLCNANDのインタフェースをSerialPeripheralInterface互換としたSerialInterfaceNANDをラインアップしており、お客様はホスト側のエラー訂正能力やメモリインタフェースに応じて、システムに適した製品を選択頂くことが可能です。

Combined with 8 GB GDDR5 and a huge 512-bit memory interface, you also have the headroom to handle the high resolution textures of demanding games today and tomorrow.
また、8GBGDDR5と巨大な512ビットのメモリインターフェースとの組み合わせにより、現在と将来の要求の厳しいゲームで高解像度のテクスチャに対応する十分なヘッドルームが確保されています。

It includes a SPI, DDR memory interface IP blocks, an image signal processing engine, 8 CNN acceleration engines and a counting and overlay engine to count and indicate how many fruit items were detected.
SPI、DDRメモリインターフェースIPブロック、画像信号処理エンジン、8つのCNNアクセラレーションエンジン、検出された果物の数を数えて表示するためのカウントおよびオーバーレイエンジンが含まれています。

Feb 2004, updated 28 Feb 2004 A bug with the System V Shared Memory interface(specifically the shmat(2) system call) can cause a shared memory segment to reference unallocated kernel memory..
年2月8日;2004年2月28日更新SystemV共有メモリインタフェース(のうちshmat(2)システムコール)にバグがあり、未割当のカーネルメモリを参照する共有メモリセグメントをつくることができてしまう可能性があります。

(8 Feb 2004) A bug with the System V Shared Memory interface(specifically the shmat(2) system call) can cause a shared memory segment to reference unallocated kernel memory..
(2004年2月8日;2004年2月28日更新)SystemV共有メモリインタフェース(のうちshmat(2)システムコール)にバグがあり、未割当のカーネルメモリを参照する共有メモリセグメントをつくることができてしまう可能性があります。