CLOCK SIGNAL Tiếng việt là gì - trong Tiếng việt Dịch

• tín hiệu đồng hồ
• tín hiệu clock

Ví dụ về việc sử dụng Clock signal trong Tiếng anh và bản dịch của chúng sang Tiếng việt

This clock signal is.
Tín hiệu đồng hồ này cho.

The device always generates the clock signal.
Thiết bị luôn phát ra tín hiệu clock.

Clock signal is faulty.
Tín hiệu clock có thể tích cực.

Vcd is the power, SDA is for data, and SCL is for the clock signal.
Vcd là điện áp, SDA là cho dữ liệu và SCL là cho tín hiệu clock.

The DSP transmits the SPI clock signal where the impedance mismatch creates reflections.
DSP truyền tín hiệu đồng hồ SPI trong đó sự không phù hợp trở kháng tạo ra sự phản xạ.

Another important wire present on the control bus is the memory clock signal.
Dây quan trọng khác có trong bus điều khiển là tín hiệu clock nhớ.

In its simplest implementation, a clock signal is XORed with a data signal to produce the Manchester-encoded output.
Trong việc thực hiện đơn giản nhất, tín hiệu đồng hồ được XORed với một tín hiệu dữ liệu để tạo ra đầu ra được mã hóa của Manchester.

Add the power source and voltage generator to create clock signal of DSP side.
Thêm nguồn điện và máy phát điện áp để tạo tín hiệu đồng hồ của phía DSP.

Clock signal frequencies ranging from 100 kHz to 4 MHz were common at this time, limited by the speed of the switching de.
Tần số tín hiệu đồng hồ trong tầm từ100 kHz đến 4 MHz rất phổ biến vào thời điểm đó, bị hạn chế bởi tốc độ của các thiết bị chuyển mạch được tạo cùng.

Other bus signals may change at the leading edge of the clock signal.
( d) Các tín hiệu khác không thể thay đổi tại thời điểm cạnh dẫn của tín hiệu đồng hồ.

Clock signal frequencies ranging from 100 kHz to 4 MHz were very common at this time, limited largely by the speed of the switching devices they were built with.
Tần số tín hiệu đồng hồ trong tầm từ100 kHz đến 4 MHz rất phổ biến vào thời điểm đó, bị hạn chế bởi tốc độ của các thiết bị chuyển mạch được tạo cùng.

Then the microwave signal is divided by digital counters to become the clock signal.
Sau đó, tín hiệu vi sóng được chia quầy kỹ thuật số để trở thành các tín hiệu đồng hồ.

These clients appear to have accurate local clocks, yet the mapping of the clock signal to a date is incorrect by a multiple of units of days.
Các máy khách này dường như có đồng hồ địa phương chính xác, nhưng ánh xạ của tín hiệu đồng hồ đến một ngày không chính xác bởi nhiều đơn vị ngày.

This makes the Master-Slave J-K flip flop a Synchronous device as it only passes data with the timing of the clock signal.
Điều này làm cho Master- Slave JK là thiết bị đồng bộ vì nó chỉ truyền dữ liệu với thời gian của tín hiệu clock.

SPI1CLK_GP213 is the master configuration serial clock signal of TMS320C6748 chip to drive SPI clock input of an AD converter, Texas Instruments ADS1259.
SPI1CLK GP213 là tín hiệu đồng hồ nối tiếp cấu hình chính của chip TMS320C6748 để điều khiển đầu vào đồng hồ SPI của bộ chuyển đổi AD, Texas ADS1259.

The main difference between them lies in the fact that a latch does not have a clock signal, whereas a flip-flop always does.
Sự khác biệt chính giữa chúng nằm ở chỗ một chốt không có tín hiệu đồng hồ, trong khi đó một cái lật luôn luôn có.

If you don't want to transmit the clock signal, you could include an internal clock in the receiver but this must be in near perfect synchronization with the transmitter clock..
Nếu bạn không muốn phát tín hiệu clock thì có thể nhóm một clock trong trong một máy nhận nhưng phải gần đồng bộ hoàn hảo với clock phía phát.

In electrical engineering terms, for digital logic and data transfer, a synchronous circuit requires a clock signal.
Trong thuật ngữ kỹ thuật điện, đối với logic kỹ thuật số và truyền dữ liệu, một mạch đồng bộ đòi hỏi tín hiệu đồng hồ.

In reality, a latching circuit timed with the clock signal would most likely have to be connected to the IGFET gate to ensure full discharge of the capacitor when the comparator's output goes high.
Trong thực tế, một mạch chốt hẹn giờ với tín hiệu đồng hồ sẽ rất có thể phải được kết nối với cổng IGFET để đảm bảo xả hoàn toàn tụ điện khi đầu ra của bộ so sánh tăng cao.

The DDR quickly became the industry standard as it allowed the memory transfer data on both the rising and falling edges of the clock signal;
DDR nhanh chóng trở thành tiêu chuẩn công nghiệp vì nó cho phép truyền dữ liệu bộ nhớ ở cả hai cạnh tăng và giảm của tín hiệu đồng hồ;

The inclusion of a clock signal is not necessary as the leading edge of the data signal can be used as the clock if a small offset is added to the data value in order to avoid the lack of a pulse for zero values.
Sự bao gồm của một tín hiệu đồng hồ là không cần thiết, vì các cạnh trước của tín hiệu dữ liệu có thể được sử dụng làm đồng hồ( clock) nếu một bù đắp nhỏ được thêm vào giá trị dữ liệu để tránh một giá trị dữ liệu với một xung có chiều dài bằng không.

The digital measurement channels include optical isolation, microprocessor(µP), phase lock loop(PLL), and GPS clock signal.
Kênh tín hiệu số bao gồm nguồn quang( optical isolation), microprocessor( µP), vòng khóa phase( phase lock loop- PLL), và tín hiệu định vị GPS clock signal.

Most of these early synchronous CPUs ran at low clock rates compared to modern microelectronic designs. Clock signal frequencies ranging from 100 kHz to 4 MHz were very common at this time, limited largely by the speed of the switching devices they were built with.[23].
Hầu hết các CPU đồng bộ ban đầu chạy ở tốc độ thấp hơn so với các thiết kế vi điện tử hiện đại. tần số tín hiệu đồng hồ khác nhau, từ 100 kHz đến 4 MHz rất phổ biến vào thời kỳ này, giới hạn phần lớn bởi tốc độ của các thiết bị chuyển mạch của CPU.[ 23].

Shift the pixel data for row 0 into the top column drivers and the pixel data for row 16 into the bottom column drivers using the R0, G0, B0, R1, G1, and B1 data inputs and the SCLK shift clock signal.
Chuyển dữ liệu pixel cho hàng 0 vào trình điều khiển cột trên cùng và dữ liệu pixel cho hàng 16 vào trình điều khiển cột dưới cùng bằng cách sử dụng dữ liệu đầu vào R0, G0, B0, R1, G1 và B1 và tín hiệu đồng hồ thay đổi SCLK.

The clock generator oscillator and clock chip composed of the main board, most of the components on the motherboard, the clock signal provided by the clock generator, clock generator, clock circuit is the core of the motherboard, the motherboard.
Bộ tạo xung nhịp đồng hồ và chip đồng hồ bao gồm bo mạch chính, hầu hết các thành phần trên bo mạch chủ, tín hiệu đồng hồ được cung cấp bởi bộ tạo xung nhịp, bộ tạo xung nhịp, mạch đồng hồ là lõi của bo mạch chủ, bo mạch chủ.

In electronic clocks this is an electronic oscillator circuit that gives the vibrating quartz crystal or tuning fork tiny'pushes', and generates a series of electrical pulses, one for each vibration of the crystal, which is called the clock signal.
Âm lịch Trong đồng hồ điện tử này là một mạch dao động điện tử cung cấp cho các dao động tinh thể thạch anh hoặc âm thoa nhỏ' đẩy', và tạo ra một loạt các xung điện, một cho mỗi rung động của tinh thể, được gọi là các tín hiệu đồng hồ.

The clock signal simply signals the start and/or end of some time period, often very minute(measured in microseconds or nanoseconds), that has an arbitrary relationship to sidereal, solar, or lunar time, or to any other system of measurement of the passage of minutes, hours, and days.
Tín hiệu đồng hồ chỉ đơn giản là báo hiệu bắt đầu và/ hoặc kết thúc một khoảng thời gian, thường là rất ít phút( tính bằng micrô giây hoặc nano giây), có mối quan hệ tùy ý với thời gian thiên văn, mặt trời hoặc mặt trăng hoặc với bất kỳ hệ thống đo lường nào khác của thời gian của phút, giờ và ngày.

For example, DDR2-800 memories in reality work at 400 MHz transferring two data per clock cycle, and thus are labeled as being an“800 MHz” device, even though the clock signal doesn't really work at 800 MHz.
Cho ví dụ các bộ nhớ DDR2- 800 thực sự làm việc ở tốc độ clock 400 MHz và truyền tải hai dữ liệu trên một chu kỳ clock, nên nhãn được gán là“ 800 MHz” mặc dù tín hiệu clock thực sự của nó không phải là 800 MHz.

To avoid this, the main"coarse acquisition" signal(C/A) transmitted on the L1 frequency(1575.42MHz) was deliberately degraded by offsetting its clock signal by a random amount, equivalent to about 100 meters of distance.
Để tránh điều này, các tín hiệu" thô"( C/ A) truyền đi trên các tần số L1( 1575,42 MHz) đã cố tình bị làm giảm chất lượng, bằng cách gây ra sai lệch ngẫu nhiên trong tín hiệu đồng hồ, tương đương với sai số khoảng 100 mét về khoảng cách.

A precondition for this is an exact time synchronization of the components involved: By means of a central system master clock(e.g., based on GPS or DCF77), a master selected specifically for this purpose transmits a cyclic equidistant clock signal to all bus nodes, thereby synchronizing them.
Một điều kiện tiên quyết để thực hiện điều đó là một sự đồng bộ hóa thời gian chính xác của các linh kiện liên quan: sử dụng đồng hồ tổng thể hệ thống trung tâm( ví dụ: GPS hoặc DCF77), một tổng thể đặc biệt được lựa chọn cho mục đích truyền tín hiệu đồng hồ tuần hoàn ở khoảng cách bằng nhau đến mọi điểm truyền dẫn, nên đã đồng bộ hóa chúng.