Que es MEMORY CONTROLLERS en Español

• controladores de memoria

Ejemplos de uso de Memory controllers en Inglés y sus traducciones al Español

Configure DMA memory controllers to arbitrate memory traffic.
Configure los controladores de memoria DMA para arbitrar el tráfico de memoria..

The library will consist of design elements from central processing units, memory controllers, peripherals, motherboards, and other components.
La librería consistirá en elementos de diseño de unidades centrales de procesamiento, controladores de memoria, periféricos, placas base y otros componentes.

Some memory controllers have multiple channels for communication with the memory module.
Algunos controladores de memoria cuentan con varios canales para comunicarse con el módulo de memoria..

They use HyperTransport to directly connect the FPGA devices to the other CPU socket and both provide memory controllers to access memory on the motherboard.
Utilizan HyperTransport para conectar directamente los dispositivos FPGA al otro socket de la CPU y ambos proporcionan controladores de memoria para acceder a la memoria en la placa base.

Half the shader engines, half the memory controllers, half the ROPs, half the TMUs, half everything.
La mitad de los motores de sombreado, la mitad de los controladores de memoria, la mitad de los ROP, la mitad de las TMU y la mitad de todo.

In the case of a cache miss, however, the data is retrieved from the main memory, which is not formally divided into separate instruction and data sections, although it may well have separate memory controllers used for concurrent access to RAM, ROM and(NOR) flash memory..
No obstante, en el caso de un fallo de caché, los datos son recuperados de la memoria principal, que no se divide formalmente en secciones separadas de instrucción y datos, aunque también pueda tener los controladores de memoria separados utilizados para el acceso simultáneo a la memoria RAM, ROM y memoria flash NOR.

When a server is exclusively configured with LRDIMMs, the memory controllers in the processors automatically shift to Serial Mode- all data, command and control signals become packetized and transmitted to the Memory Buffer on the LRDIMMs.
Cuando un servidor se configura exclusivamente con LRDIMMs, los controladores de memoria en los procesadores automáticamente cambian a modo de serie- todos los datos, señales de control y comando se convierten en paquetes y son transmitidas al Búfer de memoria en los LRDIMMs.

System-level design decisions such as whether or not to include peripherals, such as memory controllers, can be considered part of the microarchitectural design process.
Las decisiones de diseño a nivel de sistema tales como incluir o no periféricos como controladores de memoria también pueden considerarse como partes del proceso de diseño microarquitectónico.

Newer generation memory controllers are embedded into the processors for best performance but require attention as some memory controllers can only run the memory subsystem at a maximum memory bandwidth of 800MHz.
La más reciente generación de controladores de memoria están integrados en los procesadores para lograr el mejor rendimiento, pero requieren una cierta atención, ya que algunos controladores de memoria sólo pueden hacer correr al subsistema de memoria en un ancho de banda de memoria máximo de 800MHz.

Whereas Registered DIMMs plug directly into the parallel memory bus that is connected to the memory controllers in the Xeon E5 or Opteron 6200 series processors, LRDIMMs add a special Memory Buffer chip to the bus, affixed to each module.
Considerando que los DIMMs registrados se enchufan directamente en el bus de memoria paralelo que se conecta a los controladores de memoria de los procesadores de las series Xeon E5 o Opteron 6200, las LRDIMMs añaden un chip búfer de memoria especial al bus, adjunto a cada módulo.

Newer generation memory controllers are embedded into the processors for best performance but require attention as some memory controllers can only run the memory subsystem at a maximum memory bandwidth of 800MHz.
Los controladores de memoria de las más recientes generaciones ahora van integrados en los procesadores con el objetivo de proporcionar un mejor rendimiento; sin embargo, ello requiere atención, puesto que algunos controladores de memoria solo pueden ejecutar el subsistema de la memoria a un ancho de banda de la memoria máximo de 800MHz.

Whereas Registered DIMMs plug directly into the parallel memory bus that is connected to the memory controllers in the Xeon E5 or Opteron 6200 series processors, LRDIMMs add a special Memory Buffer chip to the bus, affixed to each module.
Mientras que los módulos DIMM registrados se conectan directamente dentro del bus de memoria paralelo que está conectado a los controladores de memoria en los procesadores de las series Xeon E5 u Opteron 6200, los módulos LRDIMM añaden, fijado a cada módulo, un búfer de memoria al bus.

When a server is exclusively configured with LRDIMMs, the memory controllers in the processors automatically shift to Serial Mode- all data, command and control signals become packetized and transmitted to the Memory Buffer on the LRDIMMs.
Cuando un servidor ha sido configurado exclusivamente mediante módulos LRDIMM, los controladores de memoria de los procesadores cambian de forma automática a Modo serie- todos los datos, las señales de comandos y control se empaquetan y transmiten al búfer de memoria en los módulos LRDIMM.

For example, many new processors now include built-in logic for interfacing with other devices(SATA, PCI, Ethernet, USB, RFID, radios, UARTs, and memory controllers), as well as programmable functional units and hardware accelerators GPUs, cryptography co-processors, programmable network processors, A/V encoders/decoders.
Por ejemplo, muchos procesadores nuevos ahora incluyen una lógica integrada para interactuar con otros dispositivos(SATA, PCI, Ethernet, USB, RFID, Radios, UARTs, y controladores de memoria), así como unidades funcionales programables y aceleradores de hardware GPUs, criptografía co-procesadores, procesadores de red programables, codificadores/descodificadores A/V,etc.

Some microprocessors in the 1990s, such as the DEC Alpha 21066 and HP PA-7300LC, had integrated memory controllers; however, rather than for performance gains, this was implemented to reduce the cost of systems by eliminating the need for an external memory controller..
El concepto de integración no es una idea nueva, varios modelos de procesadores de la década de 1990, como los DEC Alpha 21066 y HP PA-7300LC ya integraban el controlador de memoria dentro de su procesador, aunque no con el propósito de ganancia de rendimiento, sino más bien para ahorrar costes eliminando la necesidad de un chip externo.

It has integrated memory controller which connects memory with processor directly.
Cuenta con controlador de memoria integrado que conecta la memoria con el procesador directamente.

Follow the link below Download driver Intel(R) 82875P/E7210 Memory Controller Hub- 2578.
Siga el eslabón abajo Descargar controlador driver Intel(R) 82875P/E7210 Memory Controller Hub- 2578.

The Phenom ii P840 has fast DDR3 integrated memory controller.
El P840 Phenom II no ha tardado en controlador de memoria DDR3 integrado.

When the memory controller needs to access a different row, it must first return that bank's sense amplifiers to an idle state, ready to sense the next row.
Cuando el controlador de memoria quiere acceder a una fila diferente, primero debe devolver ese sentido banco amplificadores a un estado de inactividad, listo para sentir la siguiente fila.

However, to simplify the memory controller, SDRAM chips support an"auto refresh" command, which performs these operations to one row in each bank simultaneously.
Sin embargo, para simplificar el controlador de memoria, los chips SDRAM de apoyo a una"actualización automática" de comando, que realiza estas operaciones a una fila de cada banco de forma simultánea.

The memory controller supported up to 512 MB of synchronous dynamic random access memory(SDRAM) and accesses it via a 128-bit memory bus.
El controlador de memoria soportaba hasta 512 MiB synchronous dynamic random access memory(SDRAM) y accedía a ella mediante un bus de memoria de 128 bit.

When a server is configured with Registered DIMMs, the memory bus functions in parallel mode, and all DRAMs are controlled by the processor's memory controller.
Cuando se configura un servidor mediante módulos DIMM registrados, el bus de memoria funciona en modo paralelo y el controlador de memoria del procesador controla todos los módulos de DRAM.

When a server is configured with Registered DIMMs, the memory bus functions in parallel mode, and all DRAMs are controlled by the processor's memory controller.
Cuando un servidor se configura con DIMM registrados, las funciones de bus de memoria en el modo paralelo, y todas las DRAMs están controladas por el controlador de memoria del procesador.

I2C connector: This connector allows to expand i2c in order to add external I2c devices like sensors, memories, controllers.
Conector I2C: Este conector permite interactuar con cualquier dispositivo I2C, como sensores, memorias, controladores,etc.

In order to extend the memory's useable life, the SSD's memory controller employs various algorithms that spread the storage of data across all memory cells.
Para prolongar la vida útil de la memoria, el controlador de memoria de las SSD emplea varios algoritmos que extienden el almacenamiento de datos a través de todas las celdas de memoria..

In order to extend the memory's useable life, the SSD's memory controller employs various algorithms that spread the storage of data across all memory cells.
A efectos de prolongar la vida útil de la memoria, los controladores de memoria de las unidades SSD aplican diversos algoritmos que reparten el almacenamiento de información entre todas las celdas de memoria..

Data access time, from the moment that the memory controller(located in the CPU or chipset) supplied the row address, was around 35 ns, and 13 ns for the column address.
El tiempo de acceso al dato desde que el controlador de memoria(en la CPU o el chipset) presentaba la parte de la dirección correspondiente a la fila se situaba en torno a los 35 ns y era de unos 13 ns para la columna.

The chip has a fundamental limit on this value in nanoseconds; during initialization, the memory controller must use its knowledge of the clock frequency to translate that limit into cycles.
El chip tiene un límite fundamental de este valor en nanosegundos, durante la inicialización, el controlador de memoria debe utilizar su conocimiento de la frecuencia de reloj de traducir ese límite en los ciclos.

The memory controller must simply issue a sufficient number of auto refresh commands(one per row, 4096 in the example we have been using) every refresh interval tREF 64 ms is a common value.
El controlador de memoria, simplemente debe enviar un número suficiente de comandos de actualización automática(una por fila, 4096 en el ejemplo que hemos estado usando) cada intervalo de actualización TREF 64 ms es un valor común.

It can be done if the DQM signal is used to suppress output from the SDRAM so that the memory controller may drive data over the DQ lines to the SDRAM in time for the write operation.
Se puede hacer, si la señal DQM se utiliza para suprimir la producción de la SDRAM para que el controlador de memoria pueda manejar datos a través de las líneas de DQ a la SDRAM a tiempo para la operación de escritura.

Cómo usar "memory controllers" en una oración

Memory controllers for real-time embedded systems.

In: Memory Controllers for Mixed-Time-Criticality Systems.

Instantiate any memory controllers and I/O channels.

starting from memory controllers and graphics cards.

The memory controllers also affect memory performance.

The memory controllers ran at 6.4 GHz.

ROPS and memory controllers remain the same.

In: Memory Controllers for Real-Time Embedded Systems.

Perfect Parts distributes Memory Controllers by various manufacturers.

However, today's memory controllers and channels constrain heterogeneity.