What is the translation of " INSTRUCTION CACHE " in Italian?

• cache di istruzioni
• instruction cache

Examples of using Instruction cache in English and their translations into Italian

It is a kind of instruction cache for branch instructions..
E' una specie di cache istruzioni per le istruzioni di branch.

The BaseMem area is marked as NonCachable and the Data and Instruction Cache are enabled in the CACR.
L'area BaseMem viene marcata come NonCacheable, e le Data e Instruction Cache vengono abilitate nel CACR.

The instruction cache size is 64KB and ti is two-way set associative,
La cache istruzioni ha dimensioni di 64KB ed Ã̈ set-associativa a due vie,

WHDLoad enables the instruction Burst together with the instruction cache starting with version 18.0.
WHDLoad attiva la cache istruzioni ed il modo Burst per le stesse a partire dalla versione 18.0.

The fetch logic accesses the L1 instruction cache and BPT in parallel
La logica di fetch accede alla cache L1 istruzioni e alla BPT in parallelo

have relied on software to keep the instruction cache coherent.
sono basati sul software per mantenere le cache di istruzioni coerenti.

But in difference to the instruction cache it is not affected by the MMU setup!
Ma a differenza delle cache istruzioni questa non risente delle impostazioni della MMU!

lines from the instruction cache have a few spare bits.
le linee dalla cache di istruzioni hanno pochi bit in avanzo.

Each of these caches is specialized:* The instruction cache keeps copies of 64-byte lines of memory,
Ognuna di queste cache è specializzata: La cache di istruzione mantiene copie di line di memoria da 64 bytes,

system was not actually a data or instruction cache, but rather a TLB.
usata in un computer non è stata una cache di dati o di istruzioni, ma invece una TLB.

The cores in a cluster share a 32 KB instruction cache, two 32 KB data caches, and two floating point units.
Ogni core in un cluster condivideva 32 KB di cache istruzioni, due cache dati da 32 KB e due unità in virgola mobile.

a branch history table that is integrated into the instruction cache.
64 ingressi e una"branch history table" integrata nella cache delle istruzioni.

The K8 has four specialized caches: an instruction cache, an instruction TLB, a data TLB, and a data cache..
La K8 ha 4 cache specializzate: una cache di istruzioni, una di istruzioni TLB, una cache di dati ed una di dati TLB.

a 32 KB instruction cache.
32 KiB di cache istruzioni.

Some of this information is associated with instructions, in both the level 1 instruction cache and the unified secondary cache..
Alcune di queste informazioni vengono associate con delle istruzioni, sia nella cache di istruzioni L1 sia in quella unified L2.

A"cache read miss" from an"instruction" cache generally causes the most delay, because the processor, or at least the thread of execution, has to wait(stall) until the instruction is fetched from main memory.
Per un fallimento nella lettura dalla cache istruzioni, il processore deve aspettare("stallo") finché l'istruzione non è caricata dalla memoria principale.

connects each L2 controller to either the data cache or instruction cache in either of the two processors.
La Core Interface Unit(CIU) collega ogni controller alla cache istruzioni o alla cache dati di uno dei due processori.

mode the programmer could configure it as a data or instruction cache, or both, and the internal memory controller then used it to reduce access to(slower)
memoria interna che poteva essere utilizzata come cache: in questo caso il software poteva utilizzarla sia come cache per le istruzioni o per i dati,

This cache is exclusive to both the L1 instruction and data caches, which means that any 8-byte line can only be in one of the L1 instruction cache, the L1 data cache, or the L2 cache..
Questa cache è esclusiva per entrambe le cache L1 di dati e istruzioni, il che significa che qualsiasi line a 8-byte può risiedere in una delle cache di istruzioni L1, cache di dati L1 o cache L2.

is read from the L1 instruction cache, the bytes are examined to determine if the instructions
parti da 16 byte) Ã̈ letta dalla cache istruzioni L1, i byte sono esaminati per determinare se

32 Kbyte L1 Instruction Cache 32 Kbyte L1 Data Cache Private Timer
32 KB L1 Instruction Cache 32 KB L1 Data Cache Timer privato

with 64KB L1 instruction cache per pair of cores,
con 64KB di cache L1 istruzioni per coppia di core,

as many Kbytes of the first-level instructions cache.
altrettanti Kbytes per quanto riguarda la cache di primo livello tipo Istruzioni.

How to use "instruction cache" in an English sentence

Enable or disable instruction cache functionality in IRQs.

In one embodiment, the instruction cache 102 is similar to an instruction cache described in U.S.

The instruction cache is virtually indexed and physically tagged.

Instruction cache 32kB, physically tagged, 4-way, linesize 32 bytes.

Fetch unit 202 further includes an instruction cache 204.

Instruction cache 108 stores instructions received from IFU 106.

Benefits include improved performance through less instruction cache misses.

Primary instruction cache 64kB, VIPT, , 4-waylinesize 32 bytes.

The FA=0x00E8 is outputted to the instruction cache 110.

Primary instruction cache 16kB, VIPT, 4-way, linesize 16 bytes.

How to use "cache di istruzioni" in an Italian sentence

La cache di istruzioni e quella dei dati sono indicizzate virtualmente ed etichettate fisicamente, mentre la Scratchpad RAM risiede in una memoria separata.

Di cache di istruzioni per principali operatori telefonici sono dotati di insalate !

Questo livello è composto da una cache di istruzioni e una di dati.

A seconda del database e del driver, la connessione potrebbe disporre di una cache di istruzioni preparata.

Le cache di istruzioni viene utilizzata solo per la memorizzazione di istruzioni e viene eseguito in modo sequenziale.

Siccome il controllo di parità occupa meno bit di quello ECC, le linee dalla cache di istruzioni hanno pochi bit in avanzo.

Alcune di queste informazioni vengono associate con delle istruzioni, sia nella cache di istruzioni L1 sia in quella unified L2.

Altri processori, come quelli nella famiglia Alpha e MPS, sono basati sul software per mantenere le cache di istruzioni coerenti.

La cache di istruzioni è di tipo a due vie da 64Kb il fetch, avviene 32 bit alla volta.

Sia le cache di istruzioni che di dati e le varie TLB, possono essere riempite dalla grande cache unified di livello 2.