CLOCK INPUT Meaning in Japanese - translations and usage examples

• クロック入力
• clock入力が

Examples of using Clock input in English and their translations into Japanese

SCK Serial clock input terminal.
SCKの連続クロックの入力ターミナル。

Low power Real-Time Clock(RTC) with independent power and 32 kHz clock input.
独立した力およびクロックの入力32のkHzのの■の低い電力の実時間時計(RTC)。

D6: the serial clock input(SCL).
D6：シリアルクロック入力（scl）。

The latches are transparent; they pass their inputs to the outputs on the falling edge of the latch clock input.
これらのラッチはトランスペアレントであり、自身の入力をラッチクロック入力の立下りエッジの出力に渡します。

Main features Local clock input selectable.
主な特徴ローカルクロック入力選択可能。

Each clock input is terminated with an on-chip, laser-trimmed, 50Ω precision NiCr resistor to the clock-termination return.
各クロック入力はレーザトリミングされた内蔵の50Ω高精度NiCr抵抗でクロック終端リターンに終端します。

CLK Input Serial Clock input pin.
CLK入力シリアルデータ転送のシフトクロック入力端子。

TP serial clock input/TP Left signal in X Axis.
TPシリアルクロック入力/TPX軸の左信号。

Support external 1PPS and 10Mhz clock input and SFN.
外的な1PPSおよび10Mhzクロックの入力およびSFNを支えて下さい。

This is a shift clock input pin for serial data transmission.
シリアルデータ転送のシフトクロック入力端子。

To synchronise several HackRF One boards, the system offers connectors for clock input and output.
本製品を複数台同期して動作させるために、クロック入出力のコネクタを備えています。

CLK Input The shift clock input pin for serial data transfer.
CLK入力シリアルデータ転送のクロック入力端子。

Other devices, such as Ethernet PHYs and switches, require a specific frequency clock input in order to function.
イーサネットPHYやスイッチなどの他のデバイスは、機能するために特定の周波数クロック入力を必要とします。

CLK Input The shift clock input pin for serial data transfer.
CLK入力シリアルデータ転送のシフトクロック入力端子。

Clock inputs CLK+ and CLK- may also be driven with positive referenced ECL(PECL) logic levels if the clock inputs are AC coupled.
クロック入力をAC結合すれば、クロック入力CLK+とCLK-を正基準のECL(PECL)ロジックレベルで駆動することも可能です。

Mode of phase input and clock input is selectable by setting pin.
相入力モードとクロック入力モードを設定ピンで選択可能。

Setting a port intensity level of 15/33, the output of the P2 individual port-intensity controller serves as the clock input for the master intensity controller.
のポート輝度レベルを設定し、P2の個別ポート輝度コントローラの出力はマスター輝度コントローラのクロック入力として機能します。

SCL Input This is a shift clock input pin for serial data transmission.
SCL入力シリアルデータ転送のシフトクロック入力端子。

The MAX104 was designed for single-ended operation, maintaining superior dynamic performance when using low-phase-noise sine-wave clock input signals with as little as 100mV amplitude.
MAX104はシングルエンド動作用に設計されて、振幅が僅か100mVの低位相ノイズの正弦波クロック入力信号を使用する際に優れたダイナミック性能を維持します。

FIFO circuit in the clock input stage is for loading externally input video.
外部入力画像取り込みのためのクロック入力段にFIFO回路。

SPI1CLK_GP213 is the master configuration serial clock signal of TMS320C6748 chip to drive SPI clock input of an AD converter, Texas Instruments ADS1259.
SPI1CLK_GP213は、ADコンバータ、TexasInstrumentsADS320のSPIクロック入力を駆動するためのTMS6748C1259チップのマスタコンフィギュレーションシリアルクロック信号です。

When you first enable Clock Input for a device, Resolume will wait for the Clock Start signal.
機器で最初にクロック入力（ClockInput）を有効にすると、Resolumeはクロックスタート信号を待ちます。

In almost all applications, you want the sample clock input to be a single frequency.
ほとんどすべてのアプリケーションで、サンプル・クロック入力を単一周波数にしたいと思うでしょう。

Double input allows higher pixel clock input frequency by registering two pixels of typical image-sensor video data before serializing.
ダブル入力では、シリアル化する前に2ピクセルの標準イメージセンサービデオデータを記録することによって、より高いピクセルクロック入力周波数が可能です。

CLK/SCL Input This is a shift clock input pin for serial data transmission.
CLK/SCL入力シリアルデータ転送のシフトクロック入力端子。

It provides one global clock input, eight global clock outputs and one global reset input, eight global reset outputs.
つのグローバルクロック入力と8つのグローバルクロック出力、そして1つのグローバルリセット入力と8つのグローバルリセット出力を提供します。

The truth table shows that when the enable/clock input is 0, the D input has no effect on the output.
真理値表は、enable/clock入力が0のとき、D入力は出力に影響を与えないことを示している。

In the absence of a data/clock input into the CDR, the CDR is required for a specified time to provide a reference signal for any downstream communications requirements i.e., the deserializer.
データ/クロック入力がない間も、CDRは、一定時間、下流の通信コンポーネント(つまりデシリアライザ)に基準信号を供給しなければなりません。

When a reference clock(e.g., 60Hz power line or GPS 1PPS) is present at the CLKIN pin and the enable external clock input bit(ECLK) is set to 1, the DS1341/DS1342 RTCs are frequency-locked to the external clock and the clock accuracy is determined by the external source.
リファレンスクロック(60Hz電力線またはGPS1PPS)がCLKIN端子に存在し、イネーブル外部クロック入力ビット(ECLK)が1に設定されている場合、DS1341/DS1342RTCは外部クロックに周波数固定され、クロック精度は外部ソースによって決定されます。