LOGIC LEVEL Meaning in Japanese - translations and usage examples

• 論理レベル
• ロジックレベルを
• 水平な論理

Examples of using Logic level in English and their translations into Japanese

Logic Level- Low.
水平な論理-低い。

Or on a logic level.
論理のレベルにおいては。

Logic Level- High.
水平な論理-高い。

Interface 15 V logic level.
インターフェイス15Vロジックレベル。

Logic Level Gate.
論理の水平なゲート。

Serial and I/O voltage 3V logic level.
連続および入力/出力の電圧3V論理のレベル。

The logic level for this device is VIL≤ 0.2V, and VIH≥ 0.9V.
このデバイスのロジックレベルはVIL≤0.2VでVIH≥0.9Vです。

Accuracy and precision in logic level modeling and IC simulation.
論理レベルモデルとICシミュレーションにおける正確度と精度。

The logic level converter is a small device that safely steps down 5V signals to 3.3V AND steps up 3.3V to 5V at the same time.
ロジック・レベル・コンバータは、5Vの信号を安全に3.3Vに降圧し、3.3Vから5Vまで同時に昇圧する小型のデバイスです。

Accuracy and precision in logic level modeling and IC simulation.
論理レベルモデルとICシミュレーションにおける正確度と精度編集。

Log two anemometers at once(2 digital inputs)- Supports dry contact(volt-free) switch, Hall effect switch, open collector or 3V logic level signal Wind speed input.
乾燥接触（無電圧）スイッチ、ホール効果スイッチ、オープンコレクターまたは3V論理レベルシグナル風速入力をサポート。

Electrical(3.3V… 15V logic level) or fiber-optic interfaces.
電気的インターフェース(3.3V～15Vの論理レベル)または光ファイバインターフェース。

With dual digital transistors, the first is used to invert the logic and reduce its level; the second device inverts the logic once again, but changes its logic level to be 1.1V compatible.
デュアルのディジタルトランジスタの場合は、最初の1つはロジックレベを反転してそのレベルを下げ、2つ目のデバイスは再びロジックを反転しますが、そのロジックレベルを1.1Vに対応可能にします。

Realizes ultra fast operation with the 5V logic level power supply and input signal.
Vロジックレベルの電源、入力信号で超高速動作を実現。

For this reason the SDA logic level must be held external to the DS75 until SCL has transitioned to logic low when writing data; otherwise a start or stop condition may be recognized instead.
この理由により、SDAのロジックレベルは、データを書き込む場合には、SCLがロジックローに遷移が完了するまで、DS75の外部で保持されなければなりません。

When electrical noise is introduced, logic level readings can be inaccurate.
電気的ノイズがある場合は、論理レベルでの読み込みが不正確になるおそれがある。

What really separates this Logic level converter from our previous versions is that you can successfully set your high and low voltages and step up and down between them safely on the same channel.
このLogicレベルコンバータを以前のバージョンと実際に分けているのは、高電圧と低電圧を正しく設定し、同じチャネル上でそれらの間を安全に昇降させることができることです。

The operation of the switch can be controlled at the logic level by the MODE0 and MODE1 pins.
スイッチの動作は、MODE0ピンとMODE1ピンによって論理レベルで制御することができます。

TACH0 accepts the tachometer signal and adjusts its logic level according to the voltage on FB; the logic level therefore follows the voltage at the fan's tachometer output as it changes with the fan's drive level..
TACH0は、タコメータ信号を受け付け、FB上の電圧に従って、そのロジックレベルを調整します。そのため、ファンのドライブレベルの変化に合わせて、ロジックレベルもファンのタコメータ出力の電圧に従います。

The DATA and CLOCK lines on the SK9822 pixels assume a logic level of 5V, where 0v 0 and 5v 1.
SK9822ピクセルの"DATA"および"CLOCK"のラインは0v0および5v1の、論理レベル5Vを想定します。

Logic-Level Translation- Maxim Abstract: Logic level translation techniques and pitfalls- and Maxim solutions. Electronic design has changed considerably since the days when TTL and 5V CMOS were the dominant standards for logic circuits.
ロジックレベル変換-マキシム要約:ロジックレベル変換技術と落とし穴。そしてマキシムソリューション。電子回路設計は、TTLと5VCMOSがロジック回路で標準的な規格であった時代から大きく変わっている。

A Voltage Level Shifter to raise the ESP32s logic level from 3.3v to the SK9822 5V.
ESP32の論理レベルを3.3vからSK9822の5Vに引き上げるためのボルテージレベルシフター。

The receiver converts the data stream to logic level signals that are sent to the microprocessor through the open-drain RXD pin.
本レシーバは、データ・ストリームを論理レベル信号に変換し、オープン・ドレインのRXDピンを使ってマイクロプロセッサに送信します。

These simulation environments switch multiple tasks within one process in Linux/Windows. It is the best suited for proto-type development of embedded systems, logic level verifications, and real-time learning experiences.
これらのシミュレーション環境は、LinuxおよびWindowsの一つのプロセスの中で複数のタスクを切り替えて動作させるもので、組込みシステムのプロトタイプ開発やロジックレベルでの検証、リアルタイムOSの学習用途などに最適なものです。

To distinguish between short and presence pulse, the logic level on the bus must be tested multiple times during the presence detect window.
短絡とプレゼンスパルスを識別するために、プレゼンス検出ウィンドウの間にバスのロジックレベルを複数回テストする必要があります。

The remainder of the hardware management section is responsible for performing a variety of housekeeping functions, including system/subsystem reset, JTAG chain management, I2C communications, logic level translation, interface bridging and other board-level control tasks.
ハードウェア管理セクションの残りの部分は、システム/サブシステムのリセット、JTAGチェーン管理、I2C通信、ロジックレベル変換、インターフェイスブリッジング、およびその他のボードレベル制御タスクを含む、さまざまなハウスキーピング機能を実行します。

Interfacing to a microcontroller is made easy by the integrated driver IC which features logic level inputs, diagnosis with current sense, slew rate adjustment, dead time generation and protection against overtemperature, undervoltage, overcurrent and short circuit.
統合ドライバICは、ロジックレベル入力、電流センスによる診断、スルーレート調整、デッドタイム生成および過熱保護、低電圧保護、過電流保護および短絡保護が可能で、マイコンとのインターフェースが容易です。

A host controller needs to change the BLINK input logic level or write to the MAX6964 for every blinking event.
ホストコントローラは点滅イベント1回ごとに、BLINK入力のロジックレベルを変えるか、またはMAX6964への書込みを行う必要があります。

The n-channel MOSFET serves as a bidirectional level translator, which allows the logic level to be different for the MAX9877 and the baseband without interfering with normal operation.
NチャネルMOSFETは双方向レベル変換器として機能させることで、ベースバンドの通常動作に影響を与えることなくMAX9877に対してベースバンドと異なるロジックレベルを設定することができます。

If the cell's output can be disabled(such as cell 5 in the example of Figure 4), additional information is supplied that identifies which cell provides the controlling bit, what logic level will disable the output, and what will happen to that output when it is disabled(for example, does it have an internal pull-up or pull-down, or does it become high impedance?).
セルの出力を無効にできる場合（Figure4の例のセル5など）、どのセルが制御ビットを提供するか、どの論理レベルで出力が無効になるか、およびそのときに何が起こるかを識別する追加情報や、ディスエーブルされたときにその出力はどうなるか（たとえば、内部プルアップまたはプルダウンがあるか、それともハイインピーダンスになるか）といった情報が提供されます。