PARALLEL INTERFACE Meaning in Japanese - translations and usage examples

• パラレルインタフェース
• パラレルインターフェース
• パラレルインターフェイスの

Examples of using Parallel interface in English and their translations into Japanese

Serial or parallel interface.
シリアルまたはパラレル・インターフェース。

Parallel interface, ISA or PCI no longer supported Micro mkII.
パラレル・インターフェイス、ISAまたはPCIのサポートは今後なし。

CPU I/ F 8 bit parallel interface.
ＣＰＵＩ／Ｆ8bitパラレルインタフェース。

RTC- Parallel Interface(Timekeepers).
RTCパラレル･インタフェース（タイムキーパ）。

High Performance Parallel Interface.
HIghPerformanceParallelInterfaceインタフェース。

RTC- Parallel Interface(Timekeepers).
RTCパラレル・インターフェース(タイムキーパ)。

Can the status be obtained with parallel interface?
パラレルインターフェースでステータスの取得はできますか？

Serial or Parallel interface select.
シリアルまたはパラレルインターフェイスの選択。

A DAC communicates digitally with either a serial or a parallel interface.
DACはシリアルまたはパラレルインタフェースとディジタルで通信します。

High speed parallel interface compatible with SRAM.
SRAMとコンパチブルな高速パラレルインタフェース。

All Winstar TFT P Series are both fit for 8 bit and 16 bit parallel interface options.
全シリーズは8ビットと16ビットのパラレルインターフェースを選択できます。

The parallel interface operates with a pixel clock up to 104MHz.
パラレルインタフェースは、最大104MHzのピクセルクロックで動作します。

External serial port printer or USB, parallel interface universal printer;
外部シリアルポートプリンタまたはUSB、パラレルインタフェース汎用プリンタ。

In addition, it accepts commands and data through an industry standard general-purpose serial or parallel interface.
さらに、業界標準の汎用シリアルまたはパラレルインターフェースを介してコマンドとデータを受け入れます。

A 20MHz, bidirectional, parallel interface provides the conversion results and accepts digital configuration inputs.
MHzの双方向パラレルインタフェースは、変換結果を提供し、デジタルコンフィギュレーション入力に対応します。

UV Laboratory Spectrophotometer Oil acid value with universal parallel interface.
普遍的なパラレルインターフェイスとの紫外線実験室の分光光度計オイルの酸価値。

A 20MHz, bidirectional, parallel interface provides the conversion results and accepts digital configuration inputs.
MHzの双方向パラレルインタフェースは、変換結果を送出し、ディジタルコンフィギュレーションの入力を受け付けます。

Winstar TFT P Series are both fit for 8 bit and 16 bit parallel interface options.
Pシリーズは、8ビットと16ビットのパラレル・インターフェース・オプションの両方に適合しています。

A 16.6MHz, 14-bit, bidirectional, parallel interface provides the conversion results and accepts digital configuration inputs.
MHz、14ビット、双方向パラレルインタフェースは、変換結果の出力とディジタル設定の入力に使われます。

The MAX14900E is configured, monitored, and driven by an SPI and/or parallel interface.
MAX14900Eは、SPIおよび/またはパラレルインタフェースによって設定、監視、および駆動されます。

Similarly, a serial and/or parallel interface provides for data communication directly between device 900 and the other electronic or computing devices.
同様に、シリアルおよび／またはパラレル・インターフェースは、コンピューター・デバイス５００とその他の電子デバイスまたは計算デバイスとの間における直接的な通信に備えている。

Convert two, three, or four channels by reprogramming the MAX125/MAX126 through the bidirectional parallel interface.
つ、3つまたは4つのチャネルを変換するには、双方向パラレルインタフェースを通してMAX125/MAX126を再プログラムします。

It embeds multiplexing and demultiplexing functions of electric signals and provides a parallel interface to the optical signals of 10 Gbit/s and the electric signals of 622 Mbit/s×16 bit.
電気信号の多重・分離機能を内蔵し、光信号は10Gb/s、電気信号は622Mb/s×16bitのパラレルインタフェースとなります。

High-speed applications such as base stations and instrumentation products require the speed, resolution, and even the parallel interface in a DAC.
基地局および計測器製品では、DACの速度、分解能、およびパラレルインタフェースさえもが要求されます。

Interface 8-bit 6800-series parallel Interface, 8bit 8080-series parallel interface, serial peripheral Interface, 12C interface..
インタフェース8ビット6800シリーズパラレルインターフェース、8ビット8080シリーズパラレルインタフェース、シリアルペリフェラルインタフェース、12Cインタフェース。

It contains the driver circuitry necessary to create the liquid-crystal drive signals and provide an 8-bit parallel interface to the processor.
このモジュールは、液晶駆動信号を生成して8ビットパラレルインタフェースをプロセッサに供給するために必要なドライバ回路を備えています。

When using the custom parallel interface 66, there is the potential for data to be sent faster than the ACC 12 can copy, in which case, flow control to limit how fast the bus should be written.
Whenusingacustomparallelinterface66,itcouldbeACC12 fastdataisreadthancanbecopied.その場合、どれだけ速くバスがデータを読み出すべきかに制限を課することができる。

However, recent advancements in VLSI technology have enabled serial transfer rates to make a huge leap forward, without the complex timing issues that hinder further parallel interface development.
しかし、最近のVLSIテクノロジの進展によってシリアルのデータ転送速度が飛躍的に改善され、しかも、パラレルインターフェイスの発展を妨げている複雑なタイミングの問題がありません。

Careful attention must be paid to the global clock design for the FPGA logic, including clocks for the internal PLL, parallel interface, JESD204 logic core, and user-specific processing logic.
FPGA上のロジックに対するグローバル・クロックの設計では、内部PLL、パラレル・インターフェース、JESD204ロジック・コア、ユーザーが定義する処理用ロジックのそれぞれに対するクロックを含めて十分な注意を払う必要があります。

Other features include a 5MHz bandwidth track/hold, a 100ksps throughput rate, software-selectable internal or external clock and acquisition, 8+4 parallel interface, and an internal 4.096V or an external reference.
その他の機能としては、帯域幅5MHzのトラック/ホールド、100kspsのスループット、ソフトウェアによって選択可能な内部クロックまたは外部クロックおよびアクイジション、8+4パラレルインタフェース、4.096Vの内部リファレンスまたは外部リファレンスがあります。