SYSTEMC Meaning in Japanese - translations and usage examples

• systemc

Examples of using Systemc in English and their translations into Japanese

NSL Also SystemC.
NSLさらにSystemC。

SystemC: A new high-speed technology.
SystemC:新しい技術で非常に高速です。

Analyzing Circuits Using SystemC.
SystemCを使用した回路解析。

We support both SystemC and SystemVerilog.
SystemC、SystemVerilogどちらでも対応可能です。

Does NSL Overture support SystemC?
NSLOvertureはSystemCをサポートしますか？

Fix SystemC output for SystemC verification.
SystemCによる検証のため、出力されるSystemCを一部変更。

The most important part of the SystemC macro:.
SystemCマクロの最も重要な部分。

Also, SystemC and NSL can be integrated for verification purpose.
さらに、検証のためSystemCとNSLを統合することもできます。

Able to generate secure synthesizable RTL format include SystemC.
SystemCフォーマットの出力と確実に論理合成できるRTLを出力します。

With NSL Overture, SystemC language can be synthesized from NSL.
NSLOvertureは、NSLからSystemC言語を合成することが可能です。

Generated codes are directly compatible with SystemC verification software.
出力されたコードはSystemCの検証ソフトウェアにそのまま使用することが可能です。

SystemC is a trademark of the Open SystemC Initiative and is used under license.
SystemCは、OpenSystemCInitiativeの商標であり、使用許諾契約に基いて使用しています。

The steps above do not depend on whether your top level is HDL(Verilog or VHDL) or SystemC.
たとえばOSシェル上記のステップは、トップレベルがHDL(VHDLまたはVerilog)またはSystemCかには依存しません。

SystemC is a trademark of the Open SystemC Initiative and is used under license.
SystemCは、OpenSystemCInitiativeの商標であり、ライセンス契約に基づいて使用されています。

Extensive simulation optimization algorithms to achieve the highest performance in VHDL, Verilog/SystemVerilog, SystemC, and mixed-language simulations.
また豊富なシミュレーション最適化アルゴリズムにより、VHDL、Verilog/SystemVerilog、SystemC、混合言語のシミュレーションにおいて最高のパフォーマンスを達成します。

SystemC design, modeling techniques and high-level synthesis technology are used to provide development meeting customer needs.
SystemC設計、モデリング技術、高位合成技術を用いて、お客様のニーズに合わせた開発を提供。

Riviera-PRO provides the Transaction Level Modeling(TLM) interfaces for use with VHDL, Verilog/SystemVerilog, and SystemC industry standard languages.
Riviera-PROには、業界標準言語のVHDL、Verilog/SystemVerilogおよびSystemCで利用できるトランザクション・レベル・モデリング(TLM)インタフェースがあります。

SystemC is often associated with Electronic system level(ESL) design, and with Transaction-level modeling TIM.
SystemCはしばしばエレクトロニック・システム・レベル(ESL)やトランザクション・レベル・モデリング(TLM)に関連付けられます。

The QEMU Bridge connects Riviera-PRO and QEMU, and converts SystemC TLM transactions to AXI and vice versa providing a fast interface for co-simulation.
QEMUBridgeはRiviera-PROとQEMUをつなぎ、さらにSystemCTLMトランザクションをAXIに変換したり、その逆を行うことで、高速協調シミュレーション用インタフェースとなります。

SystemC processes at speeds several to hundreds of times faster than earlier simulation programs and is C programming compatible.
SystemCは従来のシミュレーション方法に比べて数倍から数百倍も早く処理が行われさらにCプログラムとの親和性もあります。

Introduction In order to save time on compilation of SystemC files some customers break the SystemC testbench into independent parts and compile them separately.
はじめにSystemCファイルのコンパイル時間を短縮するために、何人かの顧客はSystemCテストベンチを独立した部分で分割しそれぞれコンパイルします。

SystemC is becoming the mainstream language overseas and I have heard that some major corporations are using it as their design method.
SystemCという言語が海外で主流になりつつあり、一部の大手企業でも設計手法として取り入れられていると聞いています。

The interface allows designers to co-simulate functional blocks described using mathematical formulas and VHDL entities, Verilog modules, EDIF cells, as well as SystemC modules that are used as black-boxes during the verification process performed within the Simulink environment.
インターフェースは、設計者が数式で記述されたファンクション・ブロックとVHDLエンティティ、Verilogモジュール、EDIFセル、さらにSystemCモジュールも協調シミュレーションすることができ、Simulink環境内においての検証を実行する際にブラックボックスとして使用されます。

The QEMU Bridge converts SystemC TLM transactions to AXI and vice versa providing a fast interface for co-simulation.
QEMUBridgeはSystemCのTLMトランザクションをAXIに変換、またその逆を行い、協調シミュレーションの高速インタフェースの役割を果たします。

However, the challenge that many designers face is how to support system-level design requirements." said Igor Tsapenko, Aldec Director of Engineering," In recent years, new language standards such as SystemVerilog and SystemC have emerged to aid in performing advanced system verification tasks, leaving VHDL designers with the dilemma of learning a new language.
しかし多くの設計者が、システムレベルの設計要求をどのようにサポートするかという課題に直面しています。近年は、VHDL設計者が新しい言語を学ぶジレンマを残しつつも、先進的なシステムの検証タスクの実行を助けるために、SystemVerilogやSystemCのような新しい言語標準が出現しています。

The QEMU Bridge converts SystemC TLM transactions to AXI and vice versa providing a fast interface for HW/SW co-simulation.
QEMUブリッジはハード・ソフトの協調シミュレーションの高速インタフェースとして、SystemCのTLMトランザクションをAXIへ変換、またその逆の変換を行います。

SystemC is applied to system-level modeling, architectural exploration, performance modeling, software development, functional verification, and high-level synthesis.
SystemCはシステムレベルのモデリング、アーキテクチャ探索、パフォーマンス・モデリング、ソフトウェア開発、機能検証および高位レベルの合成に適応されます。

The application note below explains how to compile SystemC files into separate independent object files and link them together into one shared object to be used in Riviera-PRO.
本アプリケーションノートでは、Riviera-PROで使用される別々の独立したオブジェクトファイルにSystemCファイルをコンパイルし、1つの共有オブジェクトにそれらを一緒にリンクする方法について説明します。

Processor Models Cycle-accurate SystemC TLM processor support packages(PSPs) are available for Tensilica and MIPS processor families, and through HDL co-simulation with user-provided RTL for ARM processor families.
プロセッサ・モデルTensilicaとMIPSのプロセッサ・ファミリーに対応した、あるいはお客様ご自身のARMプロセッサ・ファミリーのRTLHDLコ・シミュレーションを通じたサイクル精度SystemCTLMプロセッサ・サポート・パッケージ(PSP)。

Synopsys Platform Architect is a SystemC TLM standards-based graphical environment for capturing, configuring, simulating, and analyzing the system-level performance and power of multicore systems and next-generation SoC architectures.
PlatformArchitectMCOシノプシスのPlatformArchitectは、次世代SoCアーキテクチャのシステムレベルのパフォーマンスと消費電力の計測、コンフィギュレーション、シミュレーション、解析をSystemCTLM標準に基づいたグラフィカルな環境で行えるソリューションです。