Examples of using Gate electrode in English and their translations into Korean
{-}
-
Colloquial
-
Ecclesiastic
-
Ecclesiastic
-
Programming
-
Computer
And a third impurity region 358 formed externally to the gate electrode.
A gate electrode of the transistor 550 is electrically connected to the scan line GL_m.
트랜지스터(550)의 게이트 전극은 스캔선 GL_m에 전기적으로 연결된다.This overlapped portion later becomes an IDD region overlapping with the gate electrode.
이 겹쳐진 부분은 나중에 게이트 전극과 겹쳐진 LDD 영역이 된다.A spacer over the gate electrode and sidewalls of the gate electrode;
상기 게이트 전극의 측벽 상에 스페이서를 형성하고, And forming spacers on sidewalls of the gate electrode;Accordingly, charge related to new data is given to the gate electrode of the transistor 160.
이에 따라, 새로운 데이터에 관련된 전하가 트랜지스터(160)의 게이트 전극에 제공된다.The gate electrodes 524a and 524b appear to be separate from each other, but are really electrically connected together.
게이트 전극(524a, 524b)이 별개의 것으로 보이지만, 실제로는 서로 전기적으로 접속되어 있다.An insulating sidewall spacer formed on the sidewall of the gate electrode;
상기 게이트 전극의 측벽에 형성된 스페이서; A spacer formed on In the case of forming the gate electrode and the antenna at the same time, the material may be selected in consideration of these functions.
게이트 전극과 안테나를 동시에 형성하는 경우에는, 그러한 기능을 고려하여 재료를 선택하면 좋다.Common potential lines 1554 and 1555 connected to the diodes are formed in the same layer as the gate electrode.
다이오드와 접속하는 공통 전위선(common potential lines)(1554 및 1555)은 게이트 전극과 같은 층으로 형성하고 있다.Forming a gate line, a gate pad and a gate electrode on a reflective substrate;
기판 위에 게이트 라인 및 게이트 전극을 형성하는 단계; Forming a Forming a gate electrode having a taper portion by selectively etching the conductive layer;
상기 도전층을 선택적으로 에칭함으로써 테이퍼된 부분을 갖는 게이트 전극을 형성하는 단계; Forming a gate electrode having a taper portion by selectively etching the conductive layer;Thus, it is desirable that the LDD region 357 is made to completely overlap the gate electrode to decrease a resistance component to a minimum.
그러므로, LDD 영역(357)은 저항 성분을 최소로 감소시키기 위해 게이트 전극에 완전히 오버랩되도록 만들어진다.In the case of forming the gate electrode and the antenna at the same time, the material may be selected in consideration of these functions.
부가적으로, 게이트 전극 및 안테나가 동시에 형성되는 경우에, 재료는 그 기능들을 고려하여 선택되는 것이 바람직하다.Therefore, it is desirable that the LDD region 37 is completely overlapped with the gate electrode and the resistance component is reduced as much as possible.
따라서, LDD 영역(37)은 완전히 게이트 전극과 겹쳐 있어, 저항 성분을 가능한 한 많이 감소시키도록 하는 것이 바람직하다.Forming a gate electrode, a source wiring of the pixel portion, and an electrode of the terminal portion on the first insulating film;
상기 제1 절연막 상에 게이트 전극, 화소부의 소스 배선 및 단자부의 전극을 형성하는 단계; Forming a gate electrode, the electrode of the pixel portion and the source wiring terminal portion on the first insulating film;This second p-channel TFT(B) 202 b is a triple gate structure in which three gate electrodes are formed between a pair of source/drain region.
이러한 제 2 p-채널 TFT(B)(202b)는 한쌍의 소스/드레인 영역 사이에 3개의 게이트 전극이 형성되는 삼중 In this structure, since the gate electrode is etched in a tapered shape or anisotropic etching is used, it is difficult to control the width of the LDD region, and the LDD region may not be formed unless the etching process is appropriately performed.
이 구조에서는, 게이트 전극이 테이퍼 형상으로 에칭되거나 또는 이방성 에칭이 시용되기 때문에, LDD 영역의 폭을 제어하는 것이 어렵고, 에칭 공정이 적절히 행해지지 않으면 LDD 영역이 형성되지 않을 수도 있다.A, an n-type impurity element(phosphorus in this embodiment) is added in a self-aligning manner using the gate electrodes 312 to 316 as masks.
N형 불순물 원소(인은 실시예 1에서 사용된다)는 도 5a에서 도시되는 것처럼, 마스크로써 게이트 전극들(312 내지 316)을 구비하는 자기-정렬(self-aligning) 수단으로 첨가된다.In addition, since contribution of the electric field of the gate electrode can be increased, the off-state characteristics of the transistor 2200 can be improved.
또한, 게이트 전극의 전계의 기여를 크게 할 수 있기 때문에 트랜지스터(2200)의 오프 특성을 향상시킬 수 있다.An insulating film serving as a base film may be provided between the substrate 394 and the gate electrode layer 391.
하지막으로서 기능하는 절연막이 상기 기판(394) 및 상기 게이트 전극층(391) 사이에 제공될 수 있다. * Not an insulating film functioning as a film may be provided between the substrate 394 and the gate electrode layer (391).A fifth step of forming a gate electrode having a taper portion by selectively etching the conductive layer;
상기 도전층을 선택적으로 에칭함으로써 테이퍼된 부분을 갖는 게이트 전극을 형성하는 단계; Forming a gate electrode having a taper portion by selectively etching the conductive layer;According to the present invention, in order to protect the device from deterioration due to light, a color filter(R)is formed below the gate electrodes of the TFTs, that is, below the channel forming regions.
본 발명에 의하면, 광에 기인한 열화(劣化)로부터 장치를 보호하기 위해,컬러 필터(R)는 TFT의 게이트 전극 아래, 즉, 채널 형성 영역 아래에 형성된다.Further, since the P floating region facing the gate electrode 22 is not provided, problems such as the influence of ion implantation and increase in on-resistance do not occur.
그 이외에, 게이트 전극(22)에 대향하는 P 플로팅 영역이 제공되지 않기 때문에, 이온 주입의 영향들이나 온-저항의 증가의 문제들이 없다.Next, the current control TFT 202 includes an active layer including a source region 31,a drain region 32, an LDD region 33, and a channel formation region 34, a gate insulating film 18, a gate electrode 35, a first interlayer insulating film 20, a source wiring 36, and A drain wiring 37 is formed.
Next, the current control TFT (202), a source region 31, drain region 32, an active layer,a This is because if oxygen exists even in a small amount, the exposed surface of the gate electrode is oxidized to cause the increase of resistance, and also it becomes difficult to make ohmic contact later.
이것은, 산소가 적은 양이라도 존재하면, 게이트 전극의 노출된 표면이 산화되어 저항 증가를 야기하고, 또한 후에 옴 접촉(ohmic contact)을 이루는 것이 어렵게 되기 때문이다.E, the light absorption layer 4006 is shaped by etching, a conductive film is formed over the light absorption layer 4006, and further the conductive filmis shaped by etching; thus, the gate electrode 4008 having two or more layers can also be formed.
도 23e에 도시된 바와 같이, 광 흡수 층 ( 4006 ) 은 에칭 에 의해 성형 되 고, 광 흡수 층 ( 4006 ) 상 에 도전 막이 형성 되 고, 상기 도전 막이 에칭 에 의해 성형 되 어, 2 층 이상의 게이트 전극 ( 4008 ) 이 형성 될 수도 있 다., The light absorption layer 4006 as shown in Figure 23 e are formed by etching, and the conductive film is formed on the light absorption layer 4006, wherein the conductive film is formed by etching,the gate electrode 4008 having two or more layers are It may be formed.This is because if oxygen exists even in a small amount, the exposed surface of the gate electrode is oxidized to cause the increase of resistance, and also it becomes difficult to make ohmic contact later.
이것은, 소량이라도 산소가 존재하면 On the other hand, in the case where the characteristics of the transistor 560 have priority, sidewall insulating layers may be provided on side surfaces of a gate electrode 524a, and the impurity regions 528 may each include a region with a different impurity concentration in a region overlapping with the sidewall insulating layer.
한편, 트랜지스터(560)의 특성이 우선순위를 갖는 경우에는, 게이트 전극(524a)의 측면에 측벽 절연층이 제공되고, 복수의 불순물 영역(528)의 각각은 그 측벽 절연층과 중첩하는 영역에서 상이한 불순물 농도를 갖는 영역을 포함할 수도 있다.In the present Embodiment 4, the materials or the formation steps, for example, of the gate electrodes 9 of the nMISQn and pMISQp are the same as those of the gate electrodes 9 in the memory cell region, and, thereby, the number of steps can be reduced.
In the fourth embodiment, for example, by the material and formation process of the gate electrode 9 and the nMISQn pMISQp the same manner as the gate electrode 9 of the memory cell region, it is possible to reduce the number of steps. nMISQn 및 pMISQp의 게이트 폭 및 게이트 길이는, 메모리 셀 선택용 MIS·FETQs의 게이트 폭 및 게이트 길이보다 커지고 있다.
