What is the translation of " HARDWARE DESCRIPTION " in Serbian?

• opis hardvera

Examples of using Hardware description in English and their translations into Serbian

An event-driven approach is used in hardware description languages.
Приступ вођен догађајима се користи у језику за описивање хардвера.

To introduce hardware description languages(Verilog and VHDL).
Upoznavanje sa jezicima za opis i dizajniranje hardvera( Verilog i VHDL).

In 1981, the U.S. Department of Defense began funding of VHDL as a hardware description language.
Године, Министарство одбране САД је почело финансирање vhdl као опрема описа језика.

In the Verilog hardware description language such values are denoted by the letter"X".
У Верилогу, описном језику хардвера, такве вредности су означени словом" X".

Logic simulation is the use of simulation software to predict the behavior of digital circuits and hardware description languages.
Логичка симулација је употреба рачунарске симулације за предвиђање понашања дигиталних кола и опсних хардверских језика.

Verilog was one of the first popular hardware description languages to be invented.
Верилог је био један од првих популарних језика за опис хардвера.

The first hardware description languages appeared in the late 1960s, looking like more traditional languages.
Prvi jezici za opis hardvera pojavili su se krajem šezdesetih godina prošlog vek, koji su više ličili na tradicionalne jezike.

HDL simulators are software packages that compile and simulate expressions written in one of the hardware description languages.
Листа HDL симулатора HDL симулатори су софтверски пакети који компајлирају и симулирају изразе написане на једном од језика за опис хардвера.

Verilog, standardized as IEEE 1364, is a hardware description language(HDL) used to model electronic systems.
Верилог, стандардизован као ИЕЕЕ 1364, је језик за опис хардвера који се користи за моделовање електронских система.

Hardware description languages are similar to software programming languages, as they include ways in which to describe the propagation time and signal strengths.
Језици за опис хардвера као што је Верилог су слични софтверским програмским језицима, јер укључују начине описивања ширења времена и јачине сигнала( осетљивост).

Chi-Lai Huang had earlier worked on a hardware description LALSD, a language developed by Professor S.Y.H. Su, for his PhD work.
Чи-Леј Хуанг је раније радио на опису хардвера LALSD, језику који је развио професор С. И. Х. Су, за свој докторски рад.

Hardware description languages such as Verilog are similar to software programming languages because they include ways of describing the propagation time and signal strengths(sensitivity).
Језици за опис хардвера као што је Верилог су слични софтверским програмским језицима, јер укључују начине описивања ширења времена и јачине сигнала( осетљивост).

In 1986, Verilog, another popular high-level design language, was first introduced as a hardware description language by Gateway Design Automation.
Године, verilog, још један популаран високо-конструктивни језик, био је први пут представљен као опрема описа језика гејтвеј аутоматизација пројектовања.

Designers of digital ASICs often use a hardware description language(HDL), such as Verilog or VHDL, to describe the functionality of ASICs.
Dizajneri digitalnih ASIC-a često koriste jezike za opis hardvera poput Veriloga ili VHDL-a, da opišu funkcionalnosti ASIC-a.

Though some engineers programmed PAL devices by manually editing files containing the binary fuse pattern data, most opted to design their logic using a hardware description language(HDL) such as Data I/O's ABEL, Logical Devices' CUPL, or MMI's PALASM.
Иако су неки инжењери програмирали PAL уређаје ручним уређивањем фајлова, који садрже бинарне податке узорка осигурача, већина је одлучила да дизајнира своју логику помоћу језичког описа хардвера( HDL), као што су ABEL DATA/ IO, CUPL логички уређаји, или MMI PALASM.

In the VHDL hardware description language such values are denoted(in the standard logic package) by the letter"X"(forced unknown) or the letter"W"(weak unknown).
У ВХДЛ, језику за опис хардвера, такве вредности су означене( у стандардном пакету логике) словом" X"( принуђена непозната) или словом" W"( слаба непозната).

In processor design, front end design would be the initial description of the behavior of a circuit in a hardware description language such as Verilog, while back end design would be the process of mapping that behavior to physical transistors on a die.[5].
U proizvodnji procesora, front end dizajn bi bio početni opis ponašanja kola u jeziku za opis hardvera kao što je Verilog, dok bi kod back end-a dizajn bio proces mapiranja tog ponašanja na fizičke tranzistore na toj matrici.[ 1].

A hardware description language enables a precise, formal description of an electronic circuit that allows for the automated analysis and simulation of an electronic circuit.
Jezik za opis hardvera omogućava precizan, formalan opis elektronskog kola koji dozvoljava automatsku analizu i simulaciju elektronskog kola.

E044UPV- Introduction to VLSI Systems DesignCourse specificationIntroduction to VLSI Systems DesignAcronymConditionThe goalIntroduction to"front end" design methodology of VLSI systems, the basics of language for hardware description, programmable components.
Е044УПВ- Увод у пројектовање VLSI системаСпецификација предметаУвод у пројектовање VLSI системаАкронимУсловљност другим предметимаЦиљеви изучавања предметаУпознавање са" front end" методологијом пројектовања VLSI система, основама језика за опис хардвера, програмабилним компонентама.

A hardware description language looks much like a programming language such as C; it is a textual description consisting of expressions, statements and control structures.
Jezik za opis hardvera dosta liči na programske jezike kao što je C( програмски језик); to je tekstualni opis koji se sastoji od izraza, iskaza i kontrolnih struktura.

MS1UPV- Introduction to VLSI Systems DesignCourse specificationIntroduction to VLSI Systems DesignAcronymConditionThe goalIntroduction to"front end" design methodology of VLSI systems, the basics of language for hardware description, programmable components.
MS1UPV- Uvod u projektovanje VLSI sistemaSpecifikacija predmetaUvod u projektovanje VLSI sistemaAkronimUslovljnost drugim predmetimaCiljevi izučavanja predmetaUpoznavanje sa" front end" metodologijom projektovanja VLSI sistema, osnovama jezika za opis hardvera, programabilnim komponentama.

A number of languages have been applied to creating RISC-V IP cores including a Scala-based hardware description language, Chisel,[114] which can reduce the designs to Verilog for use in devices, and the CodAL processor description language which has been used in to describe RISC-V processor cores and to generate corresponding HDKs(RTL, testbench& UVM) and SDKs.[115] The RISC-V International Compliance Task Group has a Github repository for RV32IMC.
Бројни језици су примењени за стварање РИСЦ-V IP језгара, укључујући језик описа хардвера заснован на Scala-и, Chisel,[ 1] који може смањити дизајн на Верилог за употребу у уређајима и језик описа језика CodAL који је коришћен за описивање језгара процесора РИСЦ-V и генерисање одговарајућих HDK-ова( RTL, testbench& UVM) и SDK-а.[ 2] Међународна радна група за усклађеност РИСЦ-V има Github спремиште за RV32IMC.

Provide students with the ability to develop new designs. The outcomeStudents will generate the ability to argue about performance, energy efficiency and cost of designed computer systems for VLSI. ContentsContents of lecturesDesign techniques computer systems for VLSI using language for hardware description VHDL.
Оспособити студенте да развијају нове технике проектовања рачунарских ВЛСИ система. Исходи учења( стечена знања) Очекује се да ће студенти развити способност да унапређују рачунарске ВЛСИ системе у домену перформанси, енергетске ефикасности и цене. Садржај предметаСадржај теоријске наставеПројектовање рачунарских ВЛСИ система помоћу језика за опис хардвера VHDL.

The first(and as of 2019[update] only) architectural description is for the OpenRISC 1000("OR1k"), describing a family of 32-bit and 64-bit processors with optional floating-point arithmetic and vector processing support.[4] The OpenRISC 1200 implementation of this specification was designed by Damjan Lampret in 2000, written in the Verilog hardware description language(HDL).[5] The later mor1kx implementation, which has some advantages compared to the OR 1200,[6] was designed by Julius Baxter and is also written in Verilog.
Први( и од 2019 једини) архитектонски опис је за OpenRISC 1000(" OR1k"), који описује породицу 32-битних и 64-битних процесора са опционалном подршком за аритметику са покретним зарезом и подршком за векторску обраду.[ 1] Имплементацију OpenRISC 1200 ове спецификације дизајнирао је Дамјан Лампрет 2000. године, написану на језику за опис хардвера Верилог.[ 2] Каснију mor1kx имплементацију, која има неке предности у поређењу са OR 1200,[ 3] дизајнирао је Јулиус Бактер, а такође је написана у Верилогу.

Provide students with the ability to develop new designs. The outcomeStudents will generate the ability to argue about performance, energy efficiency and cost of designed computer systems for VLSI. ContentsContents of lecturesDesign techniques computer systems for VLSI using language for hardware description VHDL.
Osposobiti studente da razvijaju nove tehnike proektovanja računarskih VLSI sistema. Ishodi učenja( stečena znanja) Očekuje se da će studenti razviti sposobnost da unapređuju računarske VLSI sisteme u domenu performansi, energetske efikasnosti i cene. Sadržaj predmetaSadržaj teorijske nastaveProjektovanje računarskih VLSI sistema pomoću jezika za opis hardvera VHDL.

To introduce hardware verification(Verilog and System Verilog). The outcomeStudents will generate the ability to synthesize computer systems for VLSI and to program supercomputers based on FPGA. ContentsContents of lecturesVLSI Design of computer systems using hardware description languages: Verilog and VHDL.
Upoznavanje sa procesom verifikacije dizajna hardvera( Verilog i System Verilog). Ishodi učenja( stečena znanja) Očekuje se da će studenti razviti sposobnost da samostalno dizajniraju računarske VLSI sisteme i da programiraju superračunare bazirane na FPGA čipovima. Sadržaj predmetaSadržaj teorijske nastaveProjektovanje računarskih VLSI sistema pomoću jezika za opis hardvera: Verilog i VHDL.