What is the translation of " CACHE LINE " in Spanish?

• línea de caché

Examples of using Cache line in English and their translations into Spanish

Use CLFLUSH to flush one cache line at a time.
Use CLFLUSH para vaciar una línea de caché a la vez.

The WP_CACHE line must be moved up.".
La línea WP_CACHE debe subirse sobre otras líneas.".

Programmatically get the cache line size?
Programáticamente obtener el tamaño de la línea de caché?

Exclusive(E) The cache line is present only in the current cache, but is clean- it matches main memory.
E- Exclusive(Exclusivo): La línea de caché sólo se encuentra en la caché actual, pero está"limpia"; coincide con el valor de la memoria principal.

Invalid(I) Indicates that this cache line is invalid unused.
I- Invalid(Inválido): Indica que esta línea de caché no es válida.

DCACHE Write back to memory and invalidate the affected valid cache lines.
DCACHE Escribe en memoria e invalida las líneas de caché válidas afectadas.

State E enables modifying a cache line with no bus transaction.
El estado Exclusivo permite modificar una línea de caché sin ningún intercambio por el bus.

A modern microprocessor with a cache will generally access memory in units of cache lines.
Un microprocesador moderno con un caché de memoria de acceso general, en unidades de las líneas de caché.

The difference only matters if fetching a cache line from memory in critical-word-first order.
La única diferencia importa si ir a buscar una línea de caché de la memoria en orden de las palabras críticas, en primer lugar.

SDRAM chips support two possible conventions for the ordering of the remaining words in the cache line.
Chips SDRAM de dos convenios de apoyo posible para el ordenamiento de las palabras que quedan en la línea de caché.

Because of MESI caching protocols, this causes the cache line for the lock to become"Shared"; then there is remarkably no bus traffic while a CPU waits for the lock.
Debido a los protocolos de caché MESI, esto hace que la línea de caché para el bloqueo se convierta en"Compartida"; entonces, notablemente, no hay tráfico en el bus mientras una CPU espera el bloqueo.

They are 8 KB in size, direct-mapped and have a cache line size of 32 bytes.
Tienen un tamaño de 8 KiB, mapeo directo, y una línea de caché de 32 bytes.

A cache line fetch is typically triggered by a read from a particular address, and SDRAM allows the"critical word" of the cache line to be transferred first.
Una línea de caché de buscar es típicamente provocada por una lectura de una dirección particular, y SDRAM permite que la palabra"crítica" de la línea de caché para ser transferidos en primer lugar.

The latter approach introduces some overhead to the DMA operation, as most hardware requires a loop to invalidate each cache line individually.
Este último enfoque introduce cierta sobrecarga a la operación de DMA, ya que la mayoría de hardware requiere un bucle para invalidar cada línea de caché de forma individual.

To transfer a 64-byte cache line requires eight consecutive accesses to a 64-bit DIMM, which can all be triggered by a single read or write command by configuring the SDRAM chips, using the mode register, to perform eight-word bursts.
Para transferir una línea de caché de 64 bytes requiere 8 accesos consecutivos a un 64-bit DIMM, que pueden ser provocados por una sola lectura o escritura de comandos mediante la configuración de los chips de SDRAM, utilizando el registro de modo, para realizar 8-ráfagas palabra.

This can be done by forcing the read to back off(i.e. retry later), then writing the data to main memory and changing the cache line to the Shared state.
Esto se hace habitualmente forzando la lectura back off(cancelar el bus de transferencia a memoria), para luego escribir los datos en memoria principal y cambiar la línea de caché a estado Compartido.

Non-coherent systems leave this to software, where the OS must then ensure that the cache lines are flushed before an outgoing DMA transfer is started and invalidated before a memory range affected by an incoming DMA transfer is accessed.
Los sistemas no-coherente dejan este software, donde el sistema operativo debe asegurarse de que las líneas de caché se vacían antes de que una transferencia de salida de DMA sea iniciada y anulada antes de que una parte de la memoria sea afectada por una transferencia entrante de DMA que se haya requerido.

In computing, a cache-oblivious algorithm(or cache-transcendent algorithm) is an algorithm designed to take advantage of a CPU cache without having the size of the cache(or the length of the cache lines, etc.) as an explicit parameter.
En computación, un algoritmo de caché-ajeno(o algoritmo caché-trascendente) es un algoritmo diseñado para tomar ventaja de un caché de la CPU sin tener el tamaño de la memoria caché(o la longitud de las líneas de caché,etc.) como un parámetro explícito.

Fixed-length instructions are less complicated to handle than variable-length instructions for several reasons(not having to check whether an instruction straddles a cache line or virtual memory page boundary for instance), and are therefore somewhat easier to optimize for speed.
Las instrucciones de longitud fija son menos complicadas de manejar que las instrucciones de ancho variable, por varias razones(por ejemplo: no tener que comprobar si una instrucción se extiende a ambos lados de una línea de caché o el límite de memoria virtual de la página), y por lo tanto algo más fácil de optimizar la velocidad.

While at the architectural level documented in processor data books, any results of misprediction are specified to be annulled after the fact, the resulting speculative execution may still leave around side effects, like loaded cache lines.
Si bien al nivel arquitectónico documentado en las hojas técnicas de los procesadores los resultados de un fallo en la predicción se especifican que quedarán anulados tras darse dicha circunstancia, la ejecución especulativa resultante puede aun así dejar efectos colaterales, como líneas de caché cargadas con determinada información.

How to use "cache line" in an English sentence

Cache Line Size: Specifies the system cache line size in 32-bit units.

Cache line length and heterogeneous systems.

The cache line length is eight words.

Why cache line works for simdization only?

Cache line and other performance related characteristics.

Each cache line consists of eight bins.

That is, the cache line is “clean”.

Tag RAM 108 stores cache line identifiers.

Alternatively, the cache line may be non-linear.

How to use "línea de caché" in a Spanish sentence

Apenas hay diferencia, pero a 2400 MHz llenamos la línea de caché mucho antes, favoreciendo el tiempo de respuesta de la memoria principal cuando el dato no se encuentra en caché.

(Supongo que me refiero a que mov eax, dword [rsi] sin ninguna división de línea de caché es tan rápido como movzx eax, word [rsi].

Cuando un controlador de memoria necesita escribir datos en la memoria, divide la línea de caché de datos en cuatro bloques.

Esto permite que un hilo puede borrar una línea de caché envenenando automáticamente en la preparación de estructuras de datos cero.

la memoria RAID Compaq hot plug distribuye la línea de caché de datos a través de cuatro cartuchos y un motor de RAID calcula la información de paridad.

La primera, CLZERO, está pensada para borrar una línea de caché y está más dirigido a los centros de datos y las multitudes de HPC.