Sta znaci na Srpskom PAGE TABLE - prevod na Српском

• табеле страница
• page табеле

Примери коришћења Page table на Енглеском и њихови преводи на Српски

Virtual addresses are translated into physical addresses via a page table.
Оне се преводе у физичке адресе преко page табеле.

SV32 has a two-layer page table tree and supports 4 MiB superpages.
SV32 има стабло табеле страница са два слоја и подржава 4 MiB суперстраница.

Select all single cell, row, column tables and across page table in Word？?
Избор свих појединачних ћелија, редова, табела колона и преко табеле страница у програму Ворд?

It also has a 4-level page table and supports 2 MiB superpages, 1 GiB gigapages, and 512 GiB terapages.
Такође има табелу страница на 4 нивоа и подржава 2 MiB суперстраница, 1 GiB гигастраница и 512 GiB терастраница.

Other MMUs may have a private array of memory or registers that hold a set of page table entries.
Друге MMU могу имати приватне низове меморије или регистре који поседују скуп ставки табеле страница.

Each entry in the page table holds a flag indicating whether the corresponding page is in real memory or not.
Сваки унос у табелу страница има заставу која указује да ли је одговарајућа страница у реалној меморији или не.

After a TLB miss, low-level firmware machine code(here called PALcode) walks a three-level tree-structured page table.
После промашаја TLB- а, машина ниског нивоа Фирмвер( овде се зове PALcode) уводи три нивоа структуисаног стабла табеле страница.

The page table, generally stored in main memory, keeps track of where the virtual pages are stored in the physical memory.
Табеле страница( обично се чувају у меморији) прате где се складиште виртуалне странице у физичкој меморији.

Demand paging 32-bit linear addresses are virtual addresses rather than physical addresses; they are translated to physical addresses through a page table.
Paging на захтев 32-bit линеарне адресе су виртуелне адресе, а не физичке адресе. Оне се преводе у физичке адресе преко page табеле.

Page tables are used to translate the virtual addresses seen by the application into physical addresses used by the hardware to process instructions;
Табеле страница се користе за превођење виртуелне адресе виђене од стране апликације у физичке адресе које користи хардвер на обради инструкције;

If the requested address is not in the TLB, it is a miss, and the translation proceeds by looking up the page table in a process called a page walk.
Уколико тражена адреса није у TLB-у, то је промашај, и превод се наставља претрагом табеле страница у процесу који се назива енгл. page walk.

ARM uses a two-level page table if using 4 KB and 64 KB pages, or just a one-level page table for 1 MB sections and 16 MB sections.
ARM користи два-нивоа табеле страница ако користи стране од 4 KB и 64 KB, или само један-ниво табеле страница за секције од 1 MB и 16 MB.

Thus, there is effectively a two-level tree, allowing applications to have sparse memory layout without wasting a lot of space on unused page table entries.
Дакле, ефикасно постоје два нивоа стабла, омогућавајући апликацијама да имају редак распоред меморије без великог губитка простора на неискоришћеним улазима табеле страница.

G1 chips do not search for page table entries, but they do generate the hash, with the expectation that an OS will search the standard hash table via software.
G1 чипови не траже ставке табеле страница, али генеришу хеш, са очекивањем да ће ОС тражити хеш табелу преко софтвера.

As with hardware TLB management, if the OS finds no valid translation in the page tables, a page fault has occurred, and the OS must handle it accordingly.
Као и код хардверског управљања TLB-ом, ако ОС пронађе не валидан превод у табели страница, јавиће се грешка странице, и према томе ОС мора да рукује њом.

The instruction set is mostly identical between the 32- and 64-bit versions of the specification, the main difference being the register width(32 or 64 bits) and page table layout.
Скуп инструкција је углавном идентичан између 32-битние и 64-битие верзије спецификације, главна разлика је ширина регистра( 32 или 64 бита) и изглед табеле страница.

If the CPU finds no valid entry for the virtual address in the page tables, it raises a page fault exception, which the operating system must handle.
Ако CPU пронађе не валидан унос за виртуелну адресу у табели страница, он подиже изузетак грешке стране, којим Оперативни систем мора да рукује.

Systems can have one page table for the whole system, separate page tables for each application and segment, a tree of page tables for large segments or some combination of these.
Системи могу имати једну страну табеле за цео систем, одвајајући табеле страница за сваку апликацију и сегмент, дрво странице табела за велике сегменте или неком комбинацијом ових.

All virtual memory systems support 4 KiB pages, multilevel page-table trees and use very similar algorithms to walk the page table trees.
Сви системи виртуелне меморије подржавају 4 KiB странице, вишеслоја стабла табела-страница и користе врло сличне алгоритме за пролазак кроз стабла табела страница.

Alternatively, if cache entries are allowed on pages not mapped by the TLB, then those entries will have to be flushed when the access rights on those pages are changed in the page table.
Алтернативно, ако се кеш улази дозвољени на страницама не мапирају помоћу TLB, онда ће ти улази морати да се истерају, када се на прави начин приступи тим страницама промене на страници табеле.

Some early virtual memory systems were very slow because they required an access to the page table(held in main memory) before every programmed access to main memory.
Неки рани виртуелни меморијски системи су били веома спори, јер су захтевали приступ страници табеле( држана у главној меморији) пре сваког програмираног приступа главној меморији.

That is, guest-to-host page tables are unaffected, only guest-to-same-guest or host-to-host, and of course host-to-guest since the host can already access the guest pages..
Односно, табеле страница гост-домаћин нису погођене, само гост-истом-госту или домаћин-домаћин, и наравно домаћин-гост, јер домаћин већ може приступити страницама гостију.

Normally, this would be very wasteful when addresses are used at both ends of the possible range, but the page table for applications is itself stored in the kernel's paged memory.
Нормално, ово ће бити веома расипнички када се адресе користе на оба краја могућег опсега, али табеле страница за апликације се саме чувају у кернеловој меморији странице..

To optionally reduce the cost of page table walks, super-sized pages may be leaf pages in higher levels of a system's page table tree.
Да би опционо смањили трошкове ходања по табелама страница, странице велике величине могу бити странице са листовима на вишим нивоима стабла табела страница система.

It is, however, possible for a line in the data cache to have a PTE which is also in one of the TLBs-the operating system is responsible for keeping the TLBs coherent by flushing portions of them when the page tables in memory are updated.
То је, међутим могуће за линију у кеш подацима да имају PTE, који је такође у једном од TLB- оперативни систем је одговоран за чување TLB-а кохерентним избацивањем његових делова када се обнови табела странице у меморији.

Most MMUs use an in-memory table of items called a"page table", containing one"page table entry"(PTE) per page, to map virtual page numbers to physical page numbers in main memory.
Већина MMU користи табелу уноса ставки која се зове табела страница, садржи један унос табеле страница( PTE) по страници, да мапира бројеве виртуелних страница на физичке бројеве страница у главној меморији.

Minor revisions of the MMU introduced with the Pentium Pro introduced the physical address extension(PAE) feature, enabling 36-bit physical addresses with 2+9+9 bits for three-level page tables and 12 lowest bits being directly copied to the result.
Мање ревизије MMU-а уведене са Пентијумом Про уводе својство проширења физичке адресе, омогућавајући 36-битну физичку адресу преко нивоа стабла табеле страница( са 9+9+2 битова за нивое стабла, 12 најмањих битова је директно копирано у резултат; велике странице постају величине само 2 MB).

Page tables are used to translate the virtual addresses seen by the application into physical addresses used by the hardware to process instructions; such hardware that handles this specific translation is often known as the memory management unit.
Табеле страница се користе за превођење виртуелне адресе виђене од стране апликације у физичке адресе које користи хардвер на обради инструкције; такав хардвер који управља овим специфичним превођењен је често познат као memory management unit.

If the hardware raises a page fault exception, the paging supervisor accesses secondary storage, returns the page that has the virtual address that resulted in the page fault, updates the page tables to reflect the physical location of the virtual address and tells the translation mechanism to restart the request.
Ако хардвер поставља грешке изузетака страница, супервизор страничења приступа секундарном складиштењу, враћа страницу која има виртуелну адресу која је резултовала у грешку странице, ажурира табеле страница да би одржао физичку локацију виртуелне адресе и говори механизму за превођење да рестартује захтев.