Sta znaci na Engleskom ТАБЕЛЕ СТРАНИЦА - prevod na Енглеском

• page table
• page tables

Примери коришћења Табеле страница на Српском и њихови преводи на Енглески

SV32 има стабло табеле страница са два слоја и подржава 4 MiB суперстраница.
SV32 has a two-layer page table tree and supports 4 MiB superpages.

Ово чини дескриптора еквивалентим на улазу табеле страница у неком MMU систему.
This makes descriptors equivalent to a page-table entry in an MMU system.

Друге MMU могу имати приватне низове меморије или регистре који поседују скуп ставки табеле страница.
Other MMUs may have a private array of memory or registers that hold a set of page table entries.

Избор свих појединачних ћелија, редова, табела колона и преко табеле страница у програму Ворд?
Select all single cell, row, column tables and across page table in Word？?

После промашаја TLB- а, машина ниског нивоа Фирмвер( овде се зове PALcode) уводи три нивоа структуисаног стабла табеле страница.
After a TLB miss, low-level firmware machine code(here called PALcode) walks a three-level tree-structured page table.

Табеле страница( обично се чувају у меморији) прате где се складиште виртуалне странице у физичкој меморији.
The page table, generally stored in main memory, keeps track of where the virtual pages are stored in the physical memory.

G1 чипови не траже ставке табеле страница, али генеришу хеш, са очекивањем да ће ОС тражити хеш табелу преко софтвера.
G1 chips do not search for page table entries, but they do generate the hash, with the expectation that an OS will search the standard hash table via software.

Табеле страница се користе за превођење виртуелне адресе виђене од стране апликације у физичке адресе које користи хардвер на обради инструкције;
Page tables are used to translate the virtual addresses seen by the application into physical addresses used by the hardware to process instructions;

Уколико тражена адреса није у TLB-у, то је промашај, и превод се наставља претрагом табеле страница у процесу који се назива енгл. page walk.
If the requested address is not in the TLB, it is a miss, and the translation proceeds by looking up the page table in a process called a page walk.

ARM користи два-нивоа табеле страница ако користи стране од 4 KB и 64 KB, или само један-ниво табеле страница за секције од 1 MB и 16 MB.
ARM uses a two-level page table if using 4 KB and 64 KB pages, or just a one-level page table for 1 MB sections and 16 MB sections.

Дакле, ефикасно постоје два нивоа стабла, омогућавајући апликацијама да имају редак распоред меморије без великог губитка простора на неискоришћеним улазима табеле страница.
Thus, there is effectively a two-level tree, allowing applications to have sparse memory layout without wasting a lot of space on unused page table entries.

Односно, табеле страница гост-домаћин нису погођене, само гост-истом-госту или домаћин-домаћин, и наравно домаћин-гост, јер домаћин већ може приступити страницама гостију.
That is, guest-to-host page tables are unaffected, only guest-to-same-guest or host-to-host, and of course host-to-guest since the host can already access the guest pages..

Скуп инструкција је углавном идентичан између 32-битние и 64-битие верзије спецификације, главна разлика је ширина регистра( 32 или 64 бита) и изглед табеле страница.
The instruction set is mostly identical between the 32- and 64-bit versions of the specification, the main difference being the register width(32 or 64 bits) and page table layout.

Нормално, ово ће бити веома расипнички када се адресе користе на оба краја могућег опсега, али табеле страница за апликације се саме чувају у кернеловој меморији странице..
Normally, this would be very wasteful when addresses are used at both ends of the possible range, but the page table for applications is itself stored in the kernel's paged memory.

Системи могу имати једну страну табеле за цео систем, одвајајући табеле страница за сваку апликацију и сегмент, дрво странице табела за велике сегменте или неком комбинацијом ових.
Systems can have one page table for the whole system, separate page tables for each application and segment, a tree of page tables for large segments or some combination of these.

Ублажавање рањивости захтева промене кода језгра оперативног система, укључујући повећану изолацију меморије језгра од процеса у корисничком режиму.[ 1] Програмери Linux језгра су ову меру означили као изолацију табеле страница језгра( KPTI).
Mitigation of the vulnerability requires changes to operating system kernel code, including increased isolation of kernel memory from user-mode processes.[1] Linux kernel developers have referred to this measure as kernel page-table isolation(KPTI).

Са хардверским управљањем TLB, процесор аутоматски пролази кроз табеле страница( користећи CR3 регистар на x86) да види да ли има валидног уноса за специфичну виртуелну адресу.
With hardware TLB management, the CPU automatically walks the page tables(using the CR3 register on x86, for instance) to see whether there is a valid page-table entry for the specified virtual address.

Табеле страница се користе за превођење виртуелне адресе виђене од стране апликације у физичке адресе које користи хардвер на обради инструкције; такав хардвер који управља овим специфичним превођењен је често познат као memory management unit.
Page tables are used to translate the virtual addresses seen by the application into physical addresses used by the hardware to process instructions; such hardware that handles this specific translation is often known as the memory management unit.

Већина MMU користи табелу уноса ставки која се зове табела страница, садржи један унос табеле страница( PTE) по страници, да мапира бројеве виртуелних страница на физичке бројеве страница у главној меморији.
Most MMUs use an in-memory table of items called a"page table", containing one"page table entry"(PTE) per page, to map virtual page numbers to physical page numbers in main memory.

На пример, пре него што је уведена изолација табеле страница језгра, већина верзија Linux-а је пресликала сву физичку меморију у адресни простор сваког процеса корисничког простора; мапиране адресе су( у већини случајева) заштићене, што их чини нечитљивим из корисничког простора и доступним само када се пребаце у језгро.
For example, before kernel page-table isolation was introduced, most versions of Linux mapped all physical memory into the address space of every user-space process; the mapped addresses are(mostly) protected, making them unreadable from user-space and accessible only when transitioned into the kernel.

Мање ревизије MMU-а уведене са Пентијумом Про уводе својство проширења физичке адресе, омогућавајући 36-битну физичку адресу преко нивоа стабла табеле страница( са 9+9+2 битова за нивое стабла, 12 најмањих битова је директно копирано у резултат; велике странице постају величине само 2 MB).
Minor revisions of the MMU introduced with the Pentium Pro introduced the physical address extension(PAE) feature, enabling 36-bit physical addresses with 2+9+9 bits for three-level page tables and 12 lowest bits being directly copied to the result.

Резиме ублажавања на Microsoft Windows-у[ 1] Рањивост ЦВЕ Име експлоатације Име јавне рањивости Виндовс се мења Промене фирмвера( Spectre) 2017-5753 Варијанта 1 Bounds Check Bypass( BCB) Рекомпајлирање са новим компајлером Очврсли прегледач за спречавање искоришћавања JavaScript-а Не( Spectre) 2017-5715 Варијанта 2 Branch Target Injection( BTI) Нова упутства за процесор елиминишу спекулације грана да Meltdown 2017-5754 Варијанта 3 Rogue Data Cache Load( RDCL) Изолирајте табеле страница језгра и корисничког режима Не.
Summary of mitigations on Microsoft Windows[109] Vulnerability CVE Exploit name Public vulnerability name Windows changes Firmware changes(Spectre) 2017-5753 Variant 1 Bounds Check Bypass(BCB) Recompiling with a new compiler Hardened Browser to prevent exploit from JavaScript No(Spectre) 2017-5715 Variant 2 Branch Target Injection(BTI) New CPU instructions eliminating branch speculation Yes Meltdown 2017-5754 Variant 3 Rogue Data Cache Load(RDCL) Isolate kernel and user mode page tables No.

Две шеме за руковање TLB промашајима се обично могу наћи у савременим архитектурама: Са хардверским управљањем TLB, процесор аутоматски пролази кроз табеле страница( користећи CR3 регистар на x86) да види да ли има валидног уноса за специфичну виртуелну адресу.
Two schemes for handling TLB misses are commonly found in modern architectures: With hardware TLB management, the CPU automatically walks the page tables(using the CR3 register on x86, for instance) to see whether there is a valid page-table entry for the specified virtual address.

Ако хардвер поставља грешке изузетака страница, супервизор страничења приступа секундарном складиштењу, враћа страницу која има виртуелну адресу која је резултовала у грешку странице, ажурира табеле страница да би одржао физичку локацију виртуелне адресе и говори механизму за превођење да рестартује захтев.
If the hardware raises a page fault exception, the paging supervisor accesses secondary storage, returns the page that has the virtual address that resulted in the page fault, updates the page tables to reflect the physical location of the virtual address and tells the translation mechanism to restart the request.

Такође има табелу страница на 4 нивоа и подржава 2 MiB суперстраница, 1 GiB гигастраница и 512 GiB терастраница.
It also has a 4-level page table and supports 2 MiB superpages, 1 GiB gigapages, and 512 GiB terapages.

Сваки унос у табелу страница има заставу која указује да ли је одговарајућа страница у реалној меморији или не.
Each entry in the page table holds a flag indicating whether the corresponding page is in real memory or not.

Као и код хардверског управљања TLB-ом, ако ОС пронађе не валидан превод у табели страница, јавиће се грешка странице, и према томе ОС мора да рукује њом.
As with hardware TLB management, if the OS finds no valid translation in the page tables, a page fault has occurred, and the OS must handle it accordingly.

Ако CPU пронађе не валидан унос за виртуелну адресу у табели страница, он подиже изузетак грешке стране, којим Оперативни систем мора да рукује.
If the CPU finds no valid entry for the virtual address in the page tables, it raises a page fault exception, which the operating system must handle.

Сви системи виртуелне меморије подржавају 4 KiB странице, вишеслоја стабла табела-страница и користе врло сличне алгоритме за пролазак кроз стабла табела страница.
All virtual memory systems support 4 KiB pages, multilevel page-table trees and use very similar algorithms to walk the page table trees.

Да би опционо смањили трошкове ходања по табелама страница, странице велике величине могу бити странице са листовима на вишим нивоима стабла табела страница система.
To optionally reduce the cost of page table walks, super-sized pages may be leaf pages in higher levels of a system's page table tree.