Sta znaci na Engleskom ПРЕДВИЂАЊЕ ГРАНАЊА - prevod na Енглеском

• branch prediction
• branch predictors

Примери коришћења Предвиђање гранања на Српском и њихови преводи на Енглески

( Погледајте такође: предвиђање гранања).
(See also: branch predictor).

Архитектура имплементира предвиђање, спекулације, и предвиђање гранања.
The architecture implements predication, speculation, and branch prediction.

Scott McFarling је предложио комбиновање предвиђање гранања и свом раду 1993. године.
Scott McFarling proposed combined branch prediction in his 1993 paper.

Предвиђање гранања покушава да погоди да ли ће доћи до условног скока или не.
Branch prediction attempts to guess whether a conditional jump will be taken or not.

Spectre се посебно фокусира на предвиђање гранања, што је посебан случај спекулативног извршења.
In particular, Spectre centers on branch prediction, which is a special case of speculative execution.

Глобално предвиђање гранања не води посебну евиденцију историје за сваки условни скок.
A global branch predictor does not keep a separate history record for each conditional jump.

VAX 9000, најављен 1989. године, био је и микропрограмиран и са проточном обрадом, и обављао је предвиђање гранања[ 15].
The VAX 9000, announced in 1989, is both microprogrammed and pipelined, and performs branch prediction.

Предвиђање гранања и циљ предвиђања гранања се често комбинују у истом колу.
Branch prediction and branch target prediction are often combined into the same circuitry.

Burroughs B4900, микропрограмирана COBOL машина избачена 1982. год. била је са проточном обрадом и користила је предвиђање гранања.
The Burroughs B4900, a microprogrammed COBOL machine released around 1982, was pipelined and used branch prediction.

Локално предвиђање гранања има посебан бафер за историју за сваки условни скок инструкција.
A local branch predictor has a separate history buffer for each conditional jump instruction.

Међутим, заједно са IBM-3090, постоји неколико примера микропрограмираних дизајна који имају уграђено предвиђање гранања.
However, in addition to the IBM 3090, there are several other examples of microprogrammed designs that incorporated branch prediction.

Предвиђање гранања покушава да избегне ово губљење времена покушавајући да погоди да ли ће до условног скока највероватније доћи или не.
The branch predictor attempts to avoid this waste of time by trying to guess whether the conditional jump is most likely to be taken or not taken.

Први комерцијални RISC процесори, MIPSR2000 и R3000 и ранији SPARC процесори, извршавали су само једноставно" не-узето" предвиђање гранања.
The first commercial RISC processors, the MIPS R2000 and R3000 and the earlier SPARC processors, do only trivial"not-taken" branch prediction.

B4900 реализује 4-фазно предвиђање гранања помоћу 4 семантички еквивалентних грана opcode-а да представљају сваку врсту гране оператора.
The B4900 implements 4-state branch prediction by using 4 semantically equivalent branch opcodes to represent each branch operator type.

Микропрограмирани процесори, популарни од 1960-их до 1980-их и даље, узимају више циклуса по инструкцији, а генерално не захтевају предвиђање гранања.
Microprogrammed processors, popular from the 1960s to the 1980s and beyond, took multiple cycles per instruction, and generally did not require branch prediction.

Предвиђање гранања има кључну улогу у постизању високих ефикасних перформанси у многим микропроцесорским архихектурама за проточну обарду као што је x86.
Branch predictors play a critical role in achieving high effective performance in many modern pipelined microprocessor architectures such as x86.

Интел Pentium MMX, Pentium II и Pentium III имају локално предвиђање гранања са локалном 4-битном историјом и табелу историје локалног шаблона са 16 уноса за сваки условни скок.
The Intel Pentium MMX, Pentium II, and Pentium III have local branch predictors with a local 4-bit history and a local pattern history table with 16 entries for each conditional jump.

Предвиђање гранања је постало важније са инструкцијом проточне обраде, суперскаларног процесора као што је Интел Пентијум, DEC Alpha 21064, MIPS R8000, и IBM POWER серије.
Branch prediction became more important with the introduction of pipelined superscalar processors like the Intel Pentium, DEC Alpha 21064, the MIPS R8000, and the IBM POWER series.

Касније, R4000 користи исто тривијално" не-узет" предвиђање гранања, и губи два циклуса за сваку узету грану, јер понављање резолуција грана је било дуго четири циклуса.
The later, R4000 uses the same trivial"not-taken" branch prediction, and loses two cycles to each taken branch because the branch resolution recurrence is four cycles long.

Друго предвиђање гранања, које је спорије, компликованије, и са већим је табелама, ће вероватно заменити погрешно предвиђање од стране првог предвиђача.
The second branch predictor, which is slower, more complicated, and with bigger tables, will override a possibly wrong prediction made by the first predictor..

Alpha 21264 и Alpha EV8 микропроцесори користе брзи једно-циклусни предвиђач следеће линије да би управљали понављањем циљног гранања и да би пружили једноставно и брзо предвиђање гранања.
The Alpha 21264 and Alpha EV8 microprocessors used a fast single-cycle next-line predictor to handle the branch target recurrence and provide a simple and fast branch prediction.

Као што је уобичајено за ову класу процесора, К8 има прилично сложено предвиђање гранања, са табелама које помажу у предвиђању да ли су те гране преузете и друге табеле која предвиђају циљеве грана и скокове.
As is usual for this class of CPU, the K8 has fairly complex branch predictionwith tables that help predict whether branches are taken and other tables which predict the targets of branches and jumps.

Прво, показује да се логика предвиђања гранања у савременим процесорима може истренирати за поуздано погађање или промашивање на основу интерног рада злонамерног програма.
First, it shows that branch prediction logic in modern processors can be trained to reliably hit or miss based on the internal workings of a malicious program.

Интел Пентиум 4 прихвата погодак предвиђања гранања, док је ова функција напуштена у каснијим процесорима.
The Intel Pentium 4 accepts branch prediction hints, but this feature was abandoned in later Intel processors.

Intel Core i7 има два циљна бафера гранања и евентуално два или више предвиђања гранања.
The Intel Core i7 has two branch target buffers and possibly two or more branch predictors.

Компромис између брзог предвиђања гранања и доброг предвиђања гранања се понекад успостави тако што ће имати два предвиђања гранања..
The trade-off between fast branch prediction and good branch prediction is sometimes dealt with by having two branch predictors.

Неки процесори омогућавају да се погодак предвиђања гранања убаци у код, да каже да ли статичко предвиђање треба да се узме или не.
Some processors allow branch prediction hints to be inserted into the code to tell whether the static prediction should be taken or not taken.

B4900 историја предвиђања гранања је ускладиштена назад у унутрашњој меморији инструкција током извршавања програма.
The B4900 branch prediction history state is stored back into the in-memory instructions during program execution.

Ране имплементације SPARC и MIPS( две од првих комерцијалних RISC архихектура) користи један правац статичког предвиђања гранања: оне увек предвиђају да условни скок неће бити узет( неће доћи до условног скока), тако да, оне увек донесу следећу секвенцијалну инструкцију.
The early implementations of SPARC and MIPS(two of the first commercial RISC architectures) used single-direction static branch prediction: they always predict that a conditional jump will not be taken, so they always fetch the next sequential instruction.

Ако хардвер утврди да фаза предвиђања гранања одређене гране треба да се ажурира, он ће прерадити операциони код са семантички еквивалентним операционим кодом који је погодио одговарајућу историју.
If the hardware determines that the branch prediction state of a particular branch needs to be updated, it rewrites the opcode with the semantically equivalent opcode that hinted the proper history.