DESIGN CONSTRAINTS Meaning in Japanese - translations and usage examples

• デザイン制約は
• 設計の制約が
• design constraints

Examples of using Design constraints in English and their translations into Japanese

This time it's about design constraints.
今回は設計制限についてです。

Thermal design constraints are becoming more severe.
熱設計に対する制約は、ますます厳しくなりつつあります。

On the site there were severe design constraints.
そのデザインには厳しい制約があった。

D printing has eliminated design constraints and empowered our engineers to come up with better and more innovative products.”.
Dプリンティングは設計の制約を取り除き、エンジンニアがより優れた革新的な製品を生み出すことを可能にしています。

Translates object and data models into appropriate database schemas within design constraints.
設計制約内で、オブジェクトモデルおよびデータモデルを適切なデータベーススキーマに変換することができる。

Yet newsletters still have big design constraints that the web doesn't.
だが、ニュースレターには、Webにはないデザイン上の大きな制約がある。

The creation of supporting structures or even antennas would make it possible to overcome many design constraints.
支持構造またはアンテナの作成は、多くの設計制約を克服することを可能にする。

The Avan Rush was designed from the ground up starting from design constraints such as RPM, air speed, and required thrust.
AvanFlowは、RPM、空気速度、必要な推力などの設計制約から出発して設計されました。

The experiment consists of 17 different detection systems, each with its own specific technology choice and design constraints.
その実験は、１７種の異なったシステムの構成で、それぞれが、それ自体の特定的な科学技術の選択肢と設計の制限があります。

This allows convenient design constraints specification and reduces the probability of random logic being erroneously used as a clock.
こうすることで、デザイン制約の指定が楽になり、ランダムロジックが誤ってクロックとして使われる確率を減らすことができます。

This command accepts starting and ending library cell pin and returns relations between pins, which were introduced by the design constraints.
このコマンドは、開始点と終点のlibセルのピンの受入れ、およびデザイン制約によって導入されたピントの関係を返します。

Summary Block level design constraints is a powerful mechanism which allows describing in the clear TCL format library cells of any complexity.
サマリブロックレベルのデザイン制約は、任意の複雑なTCLフォーマットライブラリセルをク記述できる強力なメカニズムです。

The gain offered by an IA makes for an improved interface between sensor and ADC, both by easing the system design constraints and by reducing the overall system cost.
IAが生み出す利得によって、システム設計の制約が軽減され、さらに全体的なシステムコストが削減されるため、センサとADC間のインタフェースが改善されます。

Design Constraints Support Virtual clocks are now supported, resulting in more accurate violations for properly described design top-level interface.
デザイン制約のサポート仮想クロックがサポートされ、正しく記述されたデザイン・トップレベル・インタフェースの違反がより精密になりました。

The additional phase noise margin alleviates system design constraints, allowing engineers to reduce bit error rates(BER) while decreasing overall system costs.
追加の位相ノイズマージンによってシステム設計の制約が緩和され、エンジニアはビット誤り率(BER)を最小限に抑えながらシステム全体のコストを削減できます。

Design Constraints Setup Based on the clock networks analysis and combinational paths between design ports and synchronous cell pins ALINT-PRO-CDC can create the initial SDC file to facilitate design setup.
デザイン制約設定クロック・ネットワーク解析の結果とデザイン・ポートと同期セル・ピンを結ぶ組み合わせパスを元に、ALINT-PRO-CDCはデザインの設定が行いやすいように初期SDCファイルを作成します。

In order to make sure this goes right, you need the tools for setting up and managing design constraints from datasheets, memory specifications, and other sources of information required for optimal design..
首尾よく設計を進めるには、データシート、メモリー仕様、および最適な設計に必要なその他の情報源に基づいて設計の制約を設定し、管理するためのツールが必要です。

Block-level design constraints Block-level design constraints are a set of TCL commands that describe various properties of design units, which are significant for linting and CDC analysis.
ブロックレベルデザイン制約ブロックレベルデザイン制約は、デザインユニットの種々の特性を記述するために使用可能なコンソールコマンドのセットになります。

The detected CDC paths that start and end with a properly constrained RAM cell. Generic Dependent Constraints It is possible that some design constraints will be valid only under certain values of generics/parameters.
検出されたCDCパスは、適切に制約されたRAMセルで開始および終了しますGenericに依存した制約いくつかのデザイン制約が、あるgeneric値にのむ有効にすることは可能です。

Pin locations, slew rates and certain other design constraints may be placed on the design using the built-in Foundation Express constraints editor.
ピン位置やスルーレート、その他の特定のデザイン制約は、FoundationExpressの制約エディタを使用してデザインに設定できます。

These elements may be implemented using electronic hardware, computer software, or any combination thereof Whether such elements are implemented as hardware or software depends upon the particular application and design constraints imposed on the overall system.
Theseelementsmaybeimplementedusingelectronichardware,computersoftware,oranycombinationthereof. このような要素が、ハードウェアまたはソフトウェアとしてインプリメントされるかどうかは、システム全体に課せられた設計制約と特定のアプリケーションに依存する。

Once entered, design constraints enable precise linting of a design, allowing utilization of a complete set of rules, available in the product, for non-synthesizable and behavioral portions of the project.
一度入力されたデザイン制約は、完全なルールセットを利用し正確なデザインリンティングを可能にし、プロジェクト内の合成不可能、およびビヘビア部分をプロダクトで利用可能にします。

Support of advanced clock domain crossing(CDC) verification methods, reading design constraints(SDC and Aldec-specific), schematic visualization of the synthesized netlist, clock/reset networks and the CDCs are the major new features introduced in ALINT-PRO.
先進的なCDC検証メソッド、デザイン制約(SDCまたはアルデック固有の制約)の読み込み、論理合成されたネットリストの回路図表示、クロック/リセットラインおよびCDCのサポートがALINT-PROで導入された主な新機能です。

Block-level design constraints are applied to the design units from the current library, and cannot modify contents of attached libraries, global libraries or project libraries of other projects.
ブロックレベルのデザイン制約は現在のライブラリのデザインユニットに適用され、アタッチライブラリ、グローバルライブラリまたは他プロジェクトのプロジェクトライブラリの内容を変更することはできません。

Implemented this functionality as hardware or software depends upon the particular application and design constraints imposed on the system as a whole is m Specialists in the art can implement the described functionality in varying ways for each particular application, but such solutions should not be interpreted as deviating from the scope of the present disclosure.
Whethersuchfunctionalityisimplementedashardwareorsoftwaredependsupontheparticularapplicationanddesignconstraintsimposedontheoverallsystem.当業者は、説明されている機能を各々の特定の用途に合わせて様々な形で実装することができるが、該実装決定は、本開示の適用範囲からの逸脱を生じさせるものであるとは解釈されるべきではない。

Whether such functionality is implemented as hardware or software depends upon the particular application and design constraints imposed on the overall system Skilled artisans can implement the described functionality in varying ways for each particular application, but such implementation decisions should not be interpreted as causing a departure from the scope of the present invention.
Whether such functionality isimplementedashardwareorsoftwaredependsupontheparticularapplicationanddesignconstraintsimposedontheoverallsystem.当業者は、説明されている機能を各々の特定の用途に合わせて様々な形で実装することができるが、これらの実装決定は、本発明の適用範囲からの逸脱を生じさせるものであるとは解釈すべきではない。

Microvia design, constraint driven placement and routing.
マイクロビア設計、制約のある配置・配線。

In Diamond 3.11, this synthesis tool delivers improved optimization for developers who input their desired maximum frequency(Fmax) as a design constraint, enabling significant performance improvements.
Diamond3.11では、この論理合成ツールが提供する改良された最適化によって、デザイン制約として最大動作周波数(Fmax)が設定された際に、大幅なパフォーマンスの向上をもたらします。

Key features: Automatic conversion of RTAX-S/SL EDIF netlist to a ProASIC3E netlist Replacement of the primitives Consideration of the limitations/differences between RTAX-S/SL anti-fuse and ProASIC3/E flash-based technologies A pin remapping utility that allows automatic Physical Design Constraint(PDC) file conversion and global nets support.
主な機能:RTAX-S/SLEDIFネットリストをProASIC3Eのネットリストに自動変換プリミティブの置き換えRTAX-S/SLアンチヒューズFPGAとProASIC3Eのフラッシュベースのテクノロジの制約と違いを考慮物理デザイン制約(PDC)ファイルの自動変換とグローバルネットのサポートができるピン・リマッピングユーティリティ。

Radiant Software 1.1 utilizes a unified design database to implement data convergence and supports the Synopsys Design Constraint(SDC) industry standard to provide maximum interoperability, rapid design exploration, and an easy to use interface.
Radiant1.1は、インプリメンテーションのデータ収束のためにデザインデータベースを刷新し、業界標準のSDC(SynopsysDesignConstraint)に対応して相互運用性を高め、迅速なデザイン最適化と、使いやすいインタフェースを提供します。