What is the translation of " VERILOG " in English?

• verilog

Examples of using Verilog in German and their translations into English

Erfahrung mit VHDL oder Verilog.
Intermediate VHDL or Verilog knowledge.

Beschreibung Die V-Datei ist eine Verilog Source Code File, die vom Accellera entwickelt wurde.
Description V file is a Verilog Source Code File developed by Accellera.

Selbständiger Umgang mit HDL VHDL oder Verilog.
Working HDL knowledge VHDL or Verilog.

Digital Entwickler mit Kenntnissen von HDL(VHDL oder Verilog) und noch nicht mit Xilinx FPGAs gearbeitet haben.
Digital designers who have a working knowledge of HDL(VHDL or Verilog) and who are new to Xilinx FPGAs.

Herstellerunabhängiges Design mit VHDL und Verilog.
Non-proprietary design with VHDL and Verilog.

Verilog wurde beim IEEE eingereicht und im selben Jahr als IEEE Standard 1364-1995(Verilog-95) verabschiedet.
Verilog was later submitted to IEEE and became IEEE Standard 1364-1995, commonly referred to as Verilog-95.

Bekannte Vertreter sind Abel, PALASM, VHDL und Verilog.
Known dialects are Abel, PALASM, VHDL and Verilog.

Verilog wurde somit durch SystemVerilog zur ersten Hardware-Beschreibungs- und Verifikationssprache, kurz HDVL genannt.
As of 2009, the SystemVerilog and Verilog language standards were merged into SystemVerilog 2009 IEEE Standard 1800-2009.

Fundierte praktische Grundkenntnisse in Verilog sind unerlässlich.
A working knowledge of Verilog is essential.

Die FPGA -Entwicklung, ob auf unseren eigenen Hardware-Plattformen oder auf Hardware unserer Kunden, führen wir in den Programmiersprachen VHDL und Verilog durch.
For FPGA development, whether on our own hardware platforms or our clients' hardware, we use the programming languages VHDL and Verilog.

Der vollständige Dateiname von .v ist Verilog Source Code File.
The full name of the file is Verilog Source Code File.

Ich bin Teacher für die VHDL, Verilog, SystemC und C++ Kurse(ich bin Feabhas zertifizierter Trainer innerhalb von Cadence) und für die NCSim Trainings.
I'm teacher for the VHDL Verilog, SystemC, C++(Feabhas associated certified trainer) languages trainings, and for the ncsim simulators trainings.

Zweite Entwicklung, mit Block-Diagramm und Verilog Modul.
Second development with wiring block diagram and Verilog module.

Mein Arbeitsgebiet ist Entwurf digitaler Schaltungen(VHDL und Verilog) und Programmierung von Software(Assembler, ANSI C) für Microcontroller(PIC, MSP430) und DSP TMS320.
My area of work is design of digital circuits(VHDL and Verilog) and programming of software(assembler, ANSI C) for microcontrollers(PIC, MSP430) and DSP TMS320.

Techniken zum Schreiben von Verhaltensmodellen von Hardwarekomponenten in Verilog.
Techniques for writing behavioural models of hardware components in Verilog.

Gnetlist ist der"offizielle" Weg, um Netzlisten für Spicesimulation mit tclspice, ngspice, gnucpa, Verilog Synthese mit Icarus oder zum Entwerfen einer gedruckter Schaltung zu erzeugen.
You have gnetlist, the"official" way to do net-listing for spice simulation with tclspice, ngspice, gnucap, Verilog synthesis with Icarus or PCB creation.

HDL Coder generiert lesbaren, rückverfolgbaren und synthetisierbaren VDHL- oder Verilog HDL-Code.
HDL Coder generates readable, traceable, synthesizable VHDL or Verilog HDL.

Als solches stellt er den natürlichen Vorläufer für die Doulos Kurse"Comprehensive VHDL" und"Comprehensive Verilog" dar, die Ingenieure auf die HDL-Anwendung im Rahmen von FPGA- oder ASIC-Designprojekten vorbereiten.
As such, it is the natural precursor to the Doulos Comprehensive VHDL and Comprehensive Verilog courses, which prepare engineers for HDL application within FPGA or ASIC design projects.

Generieren Sie lesbaren, rückverfolgbaren und synthetisierbaren VHDL- oder Verilog HDL-Code.
Generating HDL Code Generate readable, traceable, synthesizable VHDL or Verilog HDL.

Kodierung von VHDL- oder Verilog- basierten RTL synthesizierbaren Block Beschreibungen(besonders, habe ich Teilen vom IRQ Controller von SLE88C und SLE66C von Infineon Semiconductors A.G. untersucht) und behavioralen Testbenches.
Coding of vhdl- or verilog- based rtl synthesizable descriptions of devices(specially, looked at parts of the irq controller for the sle88c and sle66c of Infineon Semiconductors A.G. for debugging) and behavioral testbenches.

Wie mache ich einen LVS mit einer GDS2 Datei und einer Verilog Netzliste mit CALIBRE.
How to make IVS with a GDS2 file and a verilog netlist with CALIBRE.

Fortgeschrittenes Testbenching- Strukturieren und Schreiben von großen und komplexen Verilog Testbenches.
Advanced testbenching- how to structure and write large and complex Verilog test benches.

Wir suchen derzeit noch Hiwis, die Interesse an aktuellen Forschungsarbeiten haben und über Grundkenntnisse der Hardwareentwicklung(VHDL oder Verilog) verfügen sowie Programmierkentnisse in C, C++ oder Java mitbringen.
We're looking for Hiwis interested in current research activities, having basic skills in hardware development(VHDL or Verilog) plus knowledge in programming C, C++ or Java.

Für E-Mail gibt es mp und muttprint, für C, C++, Java, Shell, Perl und Verilog gibt es trueprint.
For e-mail there are mp and muttprint, for C, C++, Java, Shell, Perl and Verilog there is trueprint.

Die Lehrveranstaltung adressiert den Entwurf, die Implementierung und Verifikation digitaler integrierter Schaltungen und Systeme, wie synchrone Design-Methodik, Metastabilitätseffekte, VHDL für Verifikationszwecke, Verilog Basics, PLD-Technologien und -Ressourcen, IP Cores und gibt Einsicht in die Funktionsweise von EDA-Tools.
This class addresses design, implementation and verification of digital integrated circuits and systems, like synchronous design methodology, metastability effects, VHDL for verification, Verilog basics, PLD technologies and resources, IP cores as well as provides insights into the operation of EDA tools.