What is the translation of " VERILOG " in German?

• Verilog

Examples of using Verilog in English and their translations into German

Working HDL knowledge VHDL or Verilog.
Selbständiger Umgang mit HDL VHDL oder Verilog.

Description V file is a Verilog Source Code File developed by Accellera.
Beschreibung Die V-Datei ist eine Verilog Source Code File, die vom Accellera entwickelt wurde.

Non-proprietary design with VHDL and Verilog.
Herstellerunabhängiges Design mit VHDL und Verilog.

A working knowledge of Verilog is essential.
Fundierte praktische Grundkenntnisse in Verilog sind unerlässlich.

Known dialects are Abel, PALASM, VHDL and Verilog.
Bekannte Vertreter sind Abel, PALASM, VHDL und Verilog.

The full name of the file is Verilog Source Code File.
Der vollständige Dateiname von .v ist Verilog Source Code File.

Techniques for writing behavioural models of hardware components in Verilog.
Techniken zum Schreiben von Verhaltensmodellen von Hardwarekomponenten in Verilog.

How to make IVS with a GDS2 file and a verilog netlist with CALIBRE.
Wie mache ich einen LVS mit einer GDS2 Datei und einer Verilog Netzliste mit CALIBRE.

Verilog was later submitted to IEEE and became IEEE Standard 1364-1995, commonly referred to as Verilog-95.
Verilog wurde beim IEEE eingereicht und im selben Jahr als IEEE Standard 1364-1995(Verilog-95) verabschiedet.

Second development with wiring block diagram and Verilog module.
Zweite Entwicklung, mit Block-Diagramm und Verilog Modul.

As of 2009, the SystemVerilog and Verilog language standards were merged into SystemVerilog 2009 IEEE Standard 1800-2009.
Verilog wurde somit durch SystemVerilog zur ersten Hardware-Beschreibungs- und Verifikationssprache, kurz HDVL genannt.

HDL Coder generates readable, traceable, synthesizable VHDL or Verilog HDL.
HDL Coder generiert lesbaren, rückverfolgbaren und synthetisierbaren VDHL- oder Verilog HDL-Code.

HDL Coder generates VHDL and Verilog that meets popular industry coding guidelines such as RMM and STARC.
HDL Coder generiert VHDL- und Verilog-Code, der in der Industrie gebräuchliche Programmierrichtlinien erfüllt, wie etwa RMM oder STARC.

Generating HDL Code Generate readable, traceable, synthesizable VHDL or Verilog HDL.
Generieren Sie lesbaren, rückverfolgbaren und synthetisierbaren VHDL- oder Verilog HDL-Code.

You can generate synthesizable VHDL and Verilog code from MATLAB functions, Simulink models, or a combination of the two.
Sie können synthetisierbaren VHDL- und Verilog-Code aus MATLAB-Funktionen, Simulink-Modellen oder einer Kombination der beiden generieren. HDL-Codegenerierung.

Advanced testbenching- how to structure and write large and complex Verilog test benches.
Fortgeschrittenes Testbenching- Strukturieren und Schreiben von großen und komplexen Verilog Testbenches.

My area of work is design of digital circuits(VHDL and Verilog) and programming of software(assembler, ANSI C) for microcontrollers(PIC, MSP430) and DSP TMS320.
Mein Arbeitsgebiet ist Entwurf digitaler Schaltungen(VHDL und Verilog) und Programmierung von Software(Assembler, ANSI C) für Microcontroller(PIC, MSP430) und DSP TMS320.

For e-mail there are mp and muttprint, for C, C++, Java, Shell, Perl and Verilog there is trueprint.
Für E-Mail gibt es mp und muttprint, für C, C++, Java, Shell, Perl und Verilog gibt es trueprint.

Coding of vhdl- or verilog- based rtl synthesizable descriptions of devices(specially, looked at parts of the irq controller for the sle88c and sle66c of Infineon Semiconductors A.G. for debugging) and behavioral testbenches.
Kodierung von VHDL- oder Verilog- basierten RTL synthesizierbaren Block Beschreibungen(besonders, habe ich Teilen vom IRQ Controller von SLE88C und SLE66C von Infineon Semiconductors A.G. untersucht) und behavioralen Testbenches.

I have given up this kind of development and replaced most of my modules by Verilog programs.
Diese Art der Entwicklung habe ich aufgegeben, die Sprache Verilog gelernt und fast alle Module neu entwickelt.

As such, it is the natural precursor to the Doulos Comprehensive VHDL and Comprehensive Verilog courses, which prepare engineers for HDL application within FPGA or ASIC design projects.
Als solches stellt er den natürlichen Vorläufer für die Doulos Kurse"Comprehensive VHDL" und"Comprehensive Verilog" dar, die Ingenieure auf die HDL-Anwendung im Rahmen von FPGA- oder ASIC-Designprojekten vorbereiten.

Accurately simulate your next FPGA design directly in Altium Designer with Aldec's VHDL and Verilog simulation tool.
Simulieren Sie Ihr nächstes FPGA direkt in Altium Designer mit dem akkuraten Aldec VHDL und Verlilog Simulationswerkzeug.

Digital designers who have a working knowledge of HDL(VHDL or Verilog) and who are new to Xilinx FPGAs.
Digital Entwickler mit Kenntnissen von HDL(VHDL oder Verilog) und noch nicht mit Xilinx FPGAs gearbeitet haben.

For FPGA development, whether on our own hardware platforms or our clients' hardware, we use the programming languages VHDL and Verilog.
Die FPGA -Entwicklung, ob auf unseren eigenen Hardware-Plattformen oder auf Hardware unserer Kunden, führen wir in den Programmiersprachen VHDL und Verilog durch.

This class addresses design, implementation and verification of digital integrated circuits and systems, like synchronous design methodology, metastability effects, VHDL for verification, Verilog basics, PLD technologies and resources, IP cores as well as provides insights into the operation of EDA tools.
Die Lehrveranstaltung adressiert den Entwurf, die Implementierung und Verifikation digitaler integrierter Schaltungen und Systeme, wie synchrone Design-Methodik, Metastabilitätseffekte, VHDL für Verifikationszwecke, Verilog Basics, PLD-Technologien und -Ressourcen, IP Cores und gibt Einsicht in die Funktionsweise von EDA-Tools.

You have gnetlist, the"official" way to do net-listing for spice simulation with tclspice, ngspice, gnucap, Verilog synthesis with Icarus or PCB creation.
Gnetlist ist der"offizielle" Weg, um Netzlisten für Spicesimulation mit tclspice, ngspice, gnucpa, Verilog Synthese mit Icarus oder zum Entwerfen einer gedruckter Schaltung zu erzeugen.

We're looking for Hiwis interested in current research activities, having basic skills in hardware development(VHDL or Verilog) plus knowledge in programming C, C++ or Java.
Wir suchen derzeit noch Hiwis, die Interesse an aktuellen Forschungsarbeiten haben und über Grundkenntnisse der Hardwareentwicklung(VHDL oder Verilog) verfügen sowie Programmierkentnisse in C, C++ oder Java mitbringen.