What is the translation of " VERILOG " in Bulgarian?

• verilog

Examples of using Verilog in English and their translations into Bulgarian

Verilog A and AMS Simulation.
Симулация на Verilog A и AMS.

The DAC model is defined in Verilog AMS.
Моделът на DAC е определен в Verilog AMS.

SystemVerilog is a major extension of the established IEEE 1364 Verilog language.
SystemVerilog е важно разширяване на установената IEEE 1364 Verilog език.

Spice model support in Verilog A designs.
Spice поддръжка на модели в Verilog A дизайн.

The following circuit compares the same full adder circuit using VHDL and Verilog.
Следната верига сравнява същата пълна верига на суматора, използвайки VHDL и Verilog.

Verilator is the fastest free Verilog HDL simulator.
Verilator е най-бързият свободен Verilog HDL симулатор.

You can find more information on HDL circuit simulation in TINA at digital HDL simulation(VHDL and Verilog) at.
Можете да намерите повече информация за HDL верига симулация в TINA на цифрова HDL симулация(VHDL и Verilog) на.

Enhanced and accelerated VHDL and Verilog simulation 10x times faster than in v9.
Подобрени и ускорени VHDL и Verilog симулация 10x пъти по-бързо, отколкото в v9.

Probably the best known digital simulators are those based on Verilog and VHDL.
Вероятно най-известните цифрови симулатори са тези, базирани на Verilog и VHDL.

It compiles synthesizable Verilog, plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code.
Той съчетава синтезируем Verilog, плюс някои PSL, SystemVerilog и Synthesis поддръжки в C++ или SystemC прграмен код.

Helps digital IC designers/FPGA designers develop Verilog/ VHDL code on Eclipse.
Помага на IC дизайнерите/FPGA дизайнерите да разработват Verilog/ VHDL код на Eclipse.

The advantage of Verilog compared to VHDL that it is easier to learn and understand, however there are more features in VHDL.
Предимството на Verilog в сравнение с VHDL, че е по-лесно да се научат и разберат, но има повече функции във VHDL.

SimShop is a software that makes running command-line based Verilog simulations simple.
SimShop е софтуер, който прави използвате командния ред основава Verilog симулации просто.

Icarus Verilog or iverilog is a Verilog compiler that generates a variety of engineering formats, including simulation.
Icarus Verilog или iverilog е Verilog компилатор, който генерира различни инженерингови формати, включително симулиране.

Gtkwave is an analysis tool used to perform debugging on Verilog or VHDL simulation models.
Gtkwave е инструмент за анализи, използван за отстраняване на грешки в Verilog или VHDL симулационни модели.

In 1986, Verilog, another popular high-level design language, was first introduced as a hardware description language by Gateway Design Automation.
През 1986 г. Verilog- днес популярен език за проектиране на високо ниво, е представен за първи път от Gateway Design Automation като език за описание на хардуер.

Of course digital components, including VHDL and Verilog components can also be added to circuits.
Разбира се, цифрови компоненти, включително VHDL и Verilog компоненти могат да бъдат добавени към схеми.

The laboratory has hardware and software modules for design and simulation based on FPGA and Verilog technologies.
Лабораторията разполага с апаратни и програмни модули за проектиране и симулация на базата на технологиите FPGA и Verilog.

We just want to show that in the first part shown above, the DA Verilog module converts the serial signal into an analog signal(VOUTA).
Ние просто искаме да покажем, че в първата част, показана по-горе, модулът DA Verilog преобразува серийния сигнал в аналогов сигнал(VOUTA).

Interestingly, test bench on the left side is written in VHDL which is an example of mixing different HDLs but here we will concentrate on the Verilog AMS macro on the right.
Интересното е, че изпитвателният стенд от лявата страна е написан на VHDL, което е пример за смесване на различни HDL, но тук ще се концентрираме върху макроса на Verilog AMS отдясно.

As we observed earlier, Verilog-AMS is a derivative of of the purely digital Verilog extended with the purely analog Verilog A and an interface for the connection of the analog and digital parts.
Както отбелязахме по-рано, Verilog-AMS е производно на чисто цифровия Verilog, разширен с чисто аналоговия Verilog A и интерфейс за свързване на аналоговите и цифровите части.

In addition to Spice components TINA may also include Verilog A and Verilog AMS components.
В допълнение към Spice компонентите TINA могат също да включват Verilog A и Verilog AMS компоненти.

At the end of the macro shown below(in TINA you can scroll down there), the DA module is called and the signal is smoothed by a simple opamp and an RC filter using Verilog A instructions.
В края на показания по-долу макрос(в TINA можете да превъртите там долу), DA модулът се нарича и сигналът се изглажда от обикновен opamp и RC филтър, използващ Verilog A инструкции.

New to Fedora 12,Dinotrace is a waveform viewer which understands Verilog Value Change Dumps, ASCII, and other trace formats.
Новият за Fedora 12 Dinotrace е инструмент за преглеждане на вълнови форми, който разбира Verilog Value Change Dumps, ASCII и други формати за проследяване.

SVEditor is an open source graphical project implemented in Java and based on the famous and powerful Eclipse IDE, providing a basic Integrated Development Environment for editing Verilog and SystemVerilog files.
SVEditor е с отворен код графичен проект, реализиран в Java и на базата на известния и мощен Eclipse IDE, осигуряването на основен Integrated Development Environment за редактиране на Verilog и SystemVerilog files.

TINA's component libraries include more than 800 MCUs, while the other programmable devices can be described by the VHDL and Verilog hardware description languages, both available in TINA.
Библиотеките на компонентите на TINA включват повече от MCU на 800, докато останалите програмируеми устройства могат да бъдат описани от VHDL и Verilog езиците за описание на хардуера, които са налични в TINA.