THE PHASE NOISE 日本語 意味 - 日本語訳 - 英語の例文

• 位相ノイズ
• 位相雑音
• phase noise

英語 での The phase noise の使用例とその 日本語 への翻訳

Increasing the power supply will also lower the phase noise.
電源電圧の向上は、位相ノイズの低下につながります。

This helps to reduce the phase noise of the input clock source.
このため、入力クロックソースの位相ノイズを低減することができます。

Up to 2kHz, the reference oscillator dominates the phase noise.
KHzまでは、基準発振器によって位相ノイズが決まります。

The value of Nt grows as the phase noise offset decreases towards 0 Hz.
Ntの値は、位相ノイズオフセットが0Hzまで減少するにつれて増加します。

Display magnitude response of filter defined by the Phase Noise block.
PhaseNoiseブロックによって定義されたフィルターの振幅応答を表示します。

For signal levels above -10dBm, the phase noise of the LO buffers becomes important.
DBmを超える信号レベルでは、LOバッファの位相ノイズが重要になります。

Regulator 1/f noise modulates onto the RF carrier also and contributes to the phase noise profile.
レギュレータの1/fノイズもRF搬送波上に変調され、位相ノイズのプロファイルに寄与します。

Figure 4. Note that in each graph presented, the phase noise follows the expect 20dB per decade roll-off.
図4.ここに示した各グラフでは、位相ノイズが予想どおり20dB/decadeの減衰となっていることがわかります。

Note that the phase noise of the external reference needs to exceed -140dBc/Hz at offsets of 1kHz to 100kHz.
外部リファレンスの位相ノイズは1kHz~100kHzのオフセットにて-140dBc/Hzを上回る必要があります。

Where foffset is the frequency offset in Hz and L is the phase noise level in dBc/Hz.
ここで、foffsetは周波数オフセット(Hz)で、Lは位相ノイズレベル(dBc/Hz)です。

The Phase noise level(dBc/Hz) and Frequency offset(Hz) parameters must have the same length.
Phasenoiselevel(dBc/Hz)パラメーターおよび[Frequencyoffset(Hz)]パラメーターは同じ長さでなければなりません。

ADIsimCLK calculates broadband jitter, which integrates the phase noise above a 1-kHz offset.
ADIsimCLKは、1kHz以上のオフセットに対する位相ノイズの積分値として広帯域ジッタを計算します。

The phase noise is flat from 0 Hz to the smallest frequency offset, and from the largest frequency offset to fs/ 2.
位相ノイズは、0Hzから最小の周波数オフセットまでと、最大の周波数オフセットからfs/2までフラットです。

The setup parameters are listed below along with the phase noise plots for both configurations.
この両方の構成について、セットアップのパラメータを位相ノイズのグラフとともに以下に掲載します。

Expect the phase noise of the MAX2607 to follow the same roll-off exhibited by all the VCOs in this family.
このファミリのすべてのVCOが示した減衰と同じ減衰に従うものとしてMAX2607の位相ノイズを予測してください。

The 15002C curve in Figure 17 demonstrates the phase noise of the initial AD9162 DAC evaluation board.
図17において、15002Cの曲線はAD9162の評価用ボードにおける位相ノイズを表しています。

Specifically, the phase noise and tuning characteristics were inferior to what could be routinely achieved in discrete designs or VCO modules.
特に、位相ノイズとチューニング特性は、ディスクリート設計またはVCOモジュールで通常得られる機能よりも劣っていました。

The ADC also features a selectable on-chip divide-by-2 clock circuit that accepts clock frequencies as high as 420MHz and reduces the phase noise of the input clock source.
また、このADCは最高420MHzのクロック周波数を受け付け、入力クロックソースの位相ノイズを低減する選択可能な2分周クロック回路も内蔵しています。

Consequently, the practical way to measure the phase noise uses a setup that eliminates the spectrum energy at fC.
したがって、位相ノイズを測定する実用的な方法はfCのスペクトラムエネルギを除去する試験構成を使用します。

The phase noise of a clock frequency influences DAC and makes the time interval irregular. This phenomenon is called jitter see the figure below.
このクロック周波数の位相雑音がDACの変換精度に影響を与えることで、時間間隔が不規則となります。

Reference phase noise profile at 122.88 MHz. PLL1 relies on a high-performance VCXO and low loop bandwidth to attenuate the phase noise of the reference, allowing the phase noise of the VCXO to dominate.
MHzリファレンスの位相ノイズ・プロファイルPLL1は高性能VCXOと低ループ帯域幅に依存してリファレンスの位相ノイズを減衰させ、VCXOの位相ノイズが支配的となるようにします。

Figure 3 compares the phase noise profile of the Crystek CVHD-950 VCXO and the reference input phase noise.
CrystekCVHD-950VCXOの位相ノイズ特性とリファレンス入力の位相ノイズとの比較を図3に示します。

The LMX2486 delta-sigma modulator is programmable up to fourth order, which allows the designer to select the optimum modulator order to fit the phase noise, spur, and lock time requirements of the system.
LMX2485デルタ・シグマ変調器は、次数を最大4次までプログラム可能です。これにより設計者は、位相ノイズ、スプリアス、ロック時間に関するシステム要件に最も適した変調器の次数を選択できます。

In a manner similar to VCO noise, the phase noise contribution of the LDO can be modeled as an additive component, ΦLDO(t), as shown in Figure 4.
VCOノイズの場合と同様に、LDOの位相ノイズ寄与分は付加成分ΦLDO(t)としてモデル化できます(図4を参照)。

In such a case, the RMS JPER within a certain band can be calculated by: Approximation of RMS JPER from L(f) The phase noise usually can be approximated by a linear piece-wise function when the frequency axis of L(f) is in log scale.
そのような場合、ある帯域内のRMSJPERは次の式で計算することができます:L(f)からのRMSJPERの近似L(f)の周波数軸はlogスケールで表された場合、位相ノイズは通常、区分線形関数によって近似することができます。

For example, the phase noise performance is better than -100 dBc/Hz in the 79 GHz frequency band with an offset of either 10 kHz or 100 kHz.
例えば、79GHzの周波数で10kHzオフセット、100kHzオフセットと共に位相雑音性能は-100dBc/Hz以下の実力を備えています。

In case of 77/79 GHz automotive radar, the phase noise performance is important to detect the objects at short distance and person moving slowly.
GHz/79GHz帯車載レーダの場合、近距離の検出や人、物などゆっくり移動する対象物の検出のため位相雑音性能が重要になります。

This means that the phase noise measured in the maximum FCC bandwidth of 100kHz will be at least 35dB less than the carrier power 500kHz from the carrier.
これは、100kHzという最大のFCC帯域幅で測定される位相ノイズが、キャリアから500kHzでキャリア電力より少なくとも35dB低くなることを意味します。

The way of calculating jitter of a clock signal from the phase noise measured with the signal analyzer is mentioned.[Application] Connection block diagram[Solution] The clock jitter is computable from the phase noise level measured with the signal analyzer.
シグナルアナライザにより測定した位相雑音からクロック信号のジッタを求める方法を紹介します[アプリケーション]接続ブロック図[ソリューション]シグナルアナライザにより測定した位相雑音レベルからクロックジッタを算出することができます。