MEMORY CONTROLLER Meaning in Japanese - translations and usage examples

• メモリコントローラ
• memory controller
• 記憶コントローラーの
• メモリコントローラー

Examples of using Memory controller in English and their translations into Japanese

The Memory Controller.
メモリコントローラ。

FE" Added FPA and EDO memory controller.
FE"、FPA・EDOメモリコントローラを追加。

Memory Controller Hub GMCH.
記憶コントローラーハブ（GMCH。

Integrated memory controller.
Memorycontrollerメモリーコントローラー・Integrated。

Memory controller at half-speed.
半速度のメモリコントローラ。

ZEN1501F" development ARM memory controller IC.
ZEN1501F』開発ARM用メモリコントローラーIC。

There is no memory controller on the devices in these packages.
これらのパッケージの装置に記憶コントローラーがありません。

Each node has four CPUs, a memory bank, and a memory controller.
各ノードには4つのCPUとメモリバンク、メモリコントローラーがあります。

The memory controller sets up access to the memory address.
メモリコントローラーがメモリアドレスへのアクセスを設定します。

Intel 82865g graphics and memory controller hub gmch.
INTEL(インテル)82865GGraphicsandMemoryControllerHub(GMCH):Graphicsドライバ。

Memory controller/cache 1008 and I/O bus bridge 1010 may be integrated as depicted.
メモリ・コントローラ／キャッシュ１０８及びＩ／Ｏバス・。

It integrates a faster processor, powerful graphics, and a memory controller into a single chip.
高速なプロセッサ、強力なグラフィックス、メモリコントローラを1つのチップに統合しています。

The memory controller/cache 104 and the I/O bus bridge 110 may be integrated as depicted.
メモリ・コントローラ／キャッシュ１０８及びＩ／Ｏバス・。

Intel has taken hits from the analyst community over its reluctance to integrate the memory controller as AMD has done.
Intelは、AMDが実現したようなメモリコントローラの統合に注力していないとして、多くのアナリストから批判されている。

A memory controller/cache 1008 and an I/O bus bridge 1010 may be integrated as depicted in FIG.
メモリ・コントローラ／キャッシュ１０８及びＩ／Ｏバス・ブリッジ１１０は、図示のように、一体化されてもよい。

NVIDIA system clock acquisition, memory controller= memory clock, video engine= video clock added.
NVIDIA系のクロック取得で、メモリコントローラー＝メモリクロック、ビデオエンジン＝ビデオクロックを追加。

Memory controller block support is x8 on the XC6SLX9 and XC6SLX16 devices in the CSG225 package.
記憶コントローラーのブロックサポートはCSG225パッケージのXC6SLX9 およびXC6SLX16装置のx8です。

Processing nodes[0101] 312A-312D, in addition to a memory controller and interface logic, may include one or more processors.
処理ノード３１２Ａ-３１２Ｄは、メモリコントローラおよびインターフェイス論理に加えて、１以上のプロセッサを含む。

The memory controller 11 comprehensively controls data transfer, and is connected to the various I/Fs described above.
メモリコントローラ１１は、データ転送を統括的に制御するものであり、上述した各種Ｉ／Ｆが接続される。

The enhanced version of the DesignWare Universal DDR Memory Controller single-port configuration is scheduled for availability in March 2011.
新しいDesignWareDDRUniversalMemoryControllerIPは、シングル・ポート構成が2011年3月より提供を開始する。

The DDR3 PHY IP provides the Industry standard DDR PHY Interface(DFI) bus at the local side to interface with the Memory Controller.
DDR3PHYIPはローカルサイドで業界規格のDDRPHYインターフェース(DFI)バスを提供し、メモリコントローラとのインターフェースを実現します。

The RAM and the Memory Controller are connected through a series of wires, collectively known as a Memory Bus.
RAMとメモリコントローラは、まとめてメモリバスと呼ばれる。

The Northbridge also contains integrated video controllers, also known as a Graphics and Memory Controller Hub(GMCH) in Intel systems.
NorthbridgesはまたIntelシステムで統合されたビデオコントローラーを、別名グラフィックおよび記憶コントローラーのハブ（GMCH）含んでいます。

Each time memory is accessed, the memory controller first supplies the chip with the row address and then the column address.
メモリがアクセスされるたびに、メモリコントローラーはまずチップに行アドレスを与え、次に列アドレスを与えます。

Some northbridges also contain integrated video controllers, also known as a Graphics and Memory Controller Hub(GMCH) in Intel systems.
NorthbridgesはまたIntelシステムで統合されたビデオコントローラーを、別名グラフィックおよび記憶コントローラーのハブ（GMCH）含んでいます。

Intuitive Memory Technology: VIA's renowned memory controller technology supports the lower power, high-bandwidth DDR2 memory modules.
直感的メモリ技術:VIAの名高いメモリコントローラ技術は、低電力、高バンド幅のDDR2メモリモジュールをサポートします。

The MMU once existed in the memory controller and was sandwiched between the CPU and the memory, but now the memory controller is built in the CPU, and the MMU is built in the CPU as well.
MMUはかつてはメモリコントローラに存在し、CPUとメモリの間に挟まれていましたが、今やメモリコントローラはCPUに内蔵されるようになり、MMUもCPU内蔵となっています。

With a register between the memory module and the system's memory controller, the RDIMM improves overall system stability and increases memory module quantity.
APACERRIDIMMはメモリーモジュールとシステムのメモリーコントローラの間にレジスターバッファを配し、システム全体の品質を向上させます。

A: Single Channel Memory has one 64-bit internal memory controller while Dual Channel Internal Memory System has two 64-bit internal memory controller.
シングルチャネルメモリには64ビットの内部メモリコントローラが1つあり、デュアルチャネル内部メモリシステムには64ビットの内部メモリコントローラが2つあります。