Що таке MEMORY CONTROLLER Українською - Українська переклад

• контролер пам'яті
• контролером пам'яті
• MEMORY controller

Приклади вживання Memory controller Англійська мовою та їх переклад на Українською

Memory controller.
Контролер пам' яті.

Function coded lock, TOUCH MEMORY controller.
Функція закодовані замок, контролер пам'яті TOUCH.

Memory controller Memory management Memory segmentation.
Контролер пам'яті Керування пам'яттю Сегментація пам'яті..

In this embodiment, the memory controller is not shown.
У цьому варіанті здійснення контролер пам'яті не показаний.

Next you need to select CPU Configuration and go to the tab Memory controller.
Далі потрібно вибрати CPU Configuration і пройти на вкладку Memory controller.

At the same time, the memory controller can work with both LPDDR3 and LPDDR4x generation.
При цьому контролер пам'яті вміє працювати як з LPDDR3, так і з поколінням LPDDR4x.

However, the I/O hub may be coupled to the system memory directly or via a memory controller.
Однак концентратор вводу-виводу може бути з'єднаний з системною пам'яттю прямо або через контролер пам'яті.

These separate channels allow the memory controller access to each memory module.
Ці окремі канали дозволяють контролеру пам'яті мати доступ до кожного модулю пам'яті..

Memory controller Memory management Memory segmentation Tanenbaum, Andrew S.(2009).
Керування пам'яттю Контролер пам'яті Сегментація пам'яті Tanenbaum, Andrew S.(2009).

The Core i7 is a single-die processor, meaning all four cores, the memory controller, and all cache are on a single die.
Core i7 є однокристальним: всі чотири ядра, контролер пам'яті, і всі кеші знаходяться на одному кристалі.

If the memory controller to determine the error, the team with which she appeared to be redone.
Якщо контроллер пам'яті визначить помилку, то команда, з якою вона з'явилася, буде виконана повторно.

Follow the link below Download driver Intel(R) 975X Memory Controller Hub- 277C. The new window will be opened.
Перейдіть по посиланню нижче Завантажити драйвер Intel(R) 975X Memory Controller Hub- 277C. Відкриється нове вікно.

The P2 integrated memory controller manages two-channel LPDDR23X memories, depending on the configuration of your phone or 4 or 4 GB.
Вбудований контролер пам'яті P2 управляє двоканальними пам'яттю LPDDR23X залежно від конфігурації вашого телефону або 4 або 4 GB.

It combines a central processing unit(CPU) and graphics processing unit(GPU), as well as other components such as a memory controller and video decoder.
Він поєднує в собі центральний процесор(CPU) та графічний процесор(GPU), а також інші компоненти, такі як контролер пам'яті та відео-декодер.

Refresh occurs when the system memory controller takes a tiny break and accesses all the rows of data in the memory chips.
Регенерація відбувається, коли контролер пам'яті системи бере крихітну перерву та звертається до всіх рядків даних в мікросхемах пам'яті..

Unlike the parallel bus architecture of traditional DRAMs, an FB-DIMM has a serial interface between the memory controller and the AMB.
На відміну від паралельної шини, використовуваної в традиційних системах DRAM-пам'яті, в FB-DIMM використовується послідовна шина між контролером пам'яті і AMB.

Reading the proper value out of the cell requires the memory controller use a very precise voltage to ascertain whether any particular cell is charged or not.
Читання відповідного значення поза коміркою вимагає від контролера пам'яті дуже точної напруги, щоб з'ясувати, чи заряджена певна стільникова мережа чи ні.

Cyrix MediaGX The MediaGX was the first attempt to build an integrated SoC processor for desktop, with graphics, CPU, PCI bus, and memory controller all on one die.
Cyrix MediaGX MediaGX була першою спробою побудувати інтегрований процесор SoC для настільних комп'ютерів, з графікою, процесором, шиною PCI та контролером пам'яті на одному комп'ютері.

Additional contacts need not only for a four-channel memory controller, but for HyperTransport 3.0 bus, which will now be released in the amount of four channels per processor.
Додаткові контакти знадобляться не тільки для чотириканального контролера пам'яті, а й для шини HyperTransport 3. 0, яка тепер буде виділятися в кількості чотирьох каналів на один процесор.

The SCxxxx range of Geode devices are a single-chip version, comparable to the SiS 552, VIA CoreFusion or Intel's Tolapai, which integrate the CPU, memory controller, graphics and I/O devices into one package.
Процесори Geode із діапазоном індексів SCxxxx є однокристальними чипами, які можна порівняти із продуктами SiS 552, VIA CoreFusion або Intel Tolapai, які характеризуються процесором, контролером пам'яті, графіки і пристроями введення/виводу в одному корпусі.

Most systems have a memory controller(normally built into the North Bridge portion of the motherboard chipset), which is set for an industry-standard refresh rate of 15µs(microseconds).
Більшість систем мають контролер пам'яті(зазвичай вбудовуваний в набір мікросхем системної плати), який налаштований на відповідну промисловим стандартам частоту регенерації, рівну 15 мкс.

The performance improvements over previous Xeon processors are based mainly on: Integrated memory controller supporting three memory channels of DDR3 SDRAM.
Поліпшення продуктивності порівняно з попередніми процесорами Xeon забезпечують: Інтегрований контролер пам'яті, що підтримує три канали пам'яті DDR3, SDRAM.

The Athlon 64's integrated memory controller made it an absolutely killer gaming CPU(games, at the time, were entirely single-threaded and did not benefit from features like Hyper-Threading).
Інтегрований контролер пам'яті Athlon 64 зробив це процесором із абсолютно вбивцевими іграми(в той час ігри були повністю однопоточеними і не мали переваг від таких функцій, як Hyper-Threading).

In the fields of digital electronics and computer hardware, multi-channel memory architecture is a technology that increases the data transfer rate between the DRAM memory and the memory controller by adding more channels of communication between them.
У галузях цифрової електроніки й апаратного забезпечення багатоканальна архітектура пам'яті- технологія, що збільшує швидкість передавання даних між пам'яттю DRAM і контролером пам'яті шляхом додавання більшої кількості каналів комунікації між ними.

Added several new memory controller parameter R300, relating to the signal Out Enable(«Shift of OE signal for WRITE Data»,«Shift of OE signal for WRITE Data Strobe»), which may slightly improve performance.
Додано кілька нових параметрів контролера пам'яті R300, що відносяться до сигналу Out Enable(«Shift of OE signal for WRITE Data»,«Shift of OE signal for WRITE Data Strobe»), що може трохи підвищити продуктивність.

If Intel's Hades Canyon is actually a Polaris GPU attached to a Vega-style HBM2 memory controller, this APU might be a Vega GPU core attached to a conventional GDDR5 memory controller.
Якщо Hades Canyon Intel насправді являє собою графічний процесор Polaris, приєднаний до контролера пам'яті HBM2 у стилі Vega, цей APU може бути стержнем графічного процесора Vega, який додається до звичайного контролера пам'яті GDDR5.

There's precious little reason why AMD would attempt to take a single GPU across both memory standards when the costs of doing so are so high- the entire GPU memory subsystem and memory controller both have to be rearchitected when moving from GDDR6 to HBM2 or vice-versa.
Існує цінна маленька причина, чому AMD намагатиметься взяти єдиний графічний процесор на обох рівнях пам'яті, коли витрати на це будуть настільки високими- вся підсистема пам'яті GPU та контролер пам'яті повинні бути реорганізовані при переході з GDDR6 до HBM2 або навпаки.

If there's an upside to this, it would be that AMD has apparently built a non-HBM2 memory controller for Vega already, which could also be read as clearing the way for a Vega-based refresh of AMD's desktop midrange(currently owned by Polaris)….
Якщо це буде протилежним, це буде те, що AMD, мабуть, вже створив контролер пам'яті без HBM2 для Vega, який також може розглядатися як очищення способу для оновлення версії AMD на настільному середньому інтерфейсі компанії Vega(в даний час належить компанії Polaris)….

The FOCUS architecture(Focus CPU, Focus I/O processor(IOP), Focus memory controller(MMU), 16 KB x8 dynamic RAM, and a timer) was used in the Hewlett-Packard HP 9000 Series 500 workstations and servers(originally launched as the HP 9020 and also, unofficially, called HP 9000 Series 600).
Набір FOCUS(власне центральний процесор, процесор вводу-виводу(IOP), контролер пам'яті(MMU), 16 кБ x8 динамічної оперативної пам'яті, і мікросхема таймера) складав основу лінії робочих станцій і серверів HP 9000 Series 500(серія була початково представлена як HP 9020, неофіційно також називалася HP 9000 Series 600).

Nehalem Intel's Nehalem was a major leap forward for the company because it incorporated a memory controller, re-added Hyper-Threading support, replaced the legacy FSB with a new Quick Path Interconnect, began the process of integrating motherboard components on-die, increased macro-op fusion support in 64-bit mode, added SSE 4.2 support, and added L3 cache as standard.
Нехалме Nehalem Intel був важливим кроком вперед для компанії, оскільки він включав контролер пам'яті, знову додав підтримку Hyper-Threading, замінив застарілу FSB за допомогою нового Quick Path Interconnect, розпочав процес інтеграції компонентів материнської плати на випадок, op fusion в 64-розрядному режимі, додано підтримку SSE 4. 2 і додано стандартний кеш L3.