Sta znaci na Srpskom MEMORY CONTROLLER - prevod na Српском

• меморијски контролер
• контролер меморије
• меморијском контролеру

Примери коришћења Memory controller на Енглеском и њихови преводи на Српски

Memory controller features.
Меморијски контролер карактеристике.

The key component of it is the memory controller.
Кључна компонента је контролер меморије.

Typically, a memory controller will require one or the other.
Типично, меморијски контролер ће захтевати једно или друго.

It combines a central processing unit(CPU) and graphics processing unit(GPU), as well as other components such as a memory controller and video decoder.
Комбинује централну процесорску јединицу( ЦПУ) и графичку процесорску јединицу( ГПУ), као и контролер меморије и видео декодер.

Integrated Memory Controller with support for 3 channels of DDR3 memory..
Интегрисан меморијски контролер који подржава три меморијска канала DDR3 SDRAM.

The performance improvements over previous Xeon processors are based mainly on: Integrated memory controller supporting three memory channels of DDR3 SDRAM.
Побољшања над претходним Xeon процесорима су углавном базирана на: Интегрисан меморијски контролер који подржава три меморијска канала DDR3 SDRAM.

Integrated memory controller supporting three memory channels of DDR3 SDRAM.
Интегрисан меморијски контролер који подржава три меморијска канала DDR3 SDRAM.

Interrupt controller Debug support unit with trace buffer Two 24-bit timers Two UARTs 16-bit I/O port Memory controller.
Контролер прекида Јединица за подршку за отклањање грешака са међуспремником праћења Два 24-битна тајмера Два UART-а( Universal asynchronous receiver-transmitter) 16-битни У/ И порт Контролер меморије.

An integrated, on-die memory controller, supporting up to three channels of DDR3 memory..
Интегрисан меморијски контролер који подржава три меморијска канала DDR3 SDRAM.

A Virtual Channel Memory(VCM) module is mechanically and electrically compatible with standard SDRAM, so support for both depends only on the capabilities of the memory controller.
Виртуална меморија канала( VCM) модула је механички и електрично компатибилна са стандардним SDRAM-ом, па подршка за оба зависи само од могућности меморијског контролера.

As such, the flash memory controller and its firmware play a critical role in maintaining data integrity.
Као такав, флеш меморијски контролер и његов firmware играју кључну улогу у одржавању интегритета података.

It can be done if the DQM signal is used to suppress output from the SDRAM so that the memory controller may drive data over the DQ lines to the SDRAM in time for the write operation.
То може да се уради, ако се DQM сигнал користи за потискивање излаза из SDRAM, тако да меморијски контролер може водити податаке преко DQ линија на SDRAM у времену писања операције.

The memory controller is a digital circuit which manages the flow of data going to and from the main memory..
Меморијски контролер је дигитално коло које управља протоком података који иду ка и од главне меморије.

This was an evolution of the AMD64, since the memory controller was integrated on the CPU die in the AMD64.
Ovo je bila evolucija AMD64, s obzirom da je pre toga, memorijski kontroler bio integrisan na procesorsko jezgro.

The memory controller is a digital circuit that manages the flow of data going to and from the computer's main memory..
Меморијски контролер је дигитално коло које управља протоком података који иду ка и од главне меморије.

The chip has a fundamental limit on this value in nanoseconds; during initialization, the memory controller must use its knowledge of the clock frequency to translate that limit into cycles.
Чип има фундаментални лимит на овој вредности у наносекундама; за време иницијализације, меморијски контролер мора да користи своје знање о фреквенцији генераторског такта да би превео тај лимит у циклусе.

When the memory controller is not on-die, the same CPU may be installed on a new motherboard, with an updated northbridge.
Када меморијски контролер није на чипу, исти процесор може бити инсталиран на нову плочу, са ажурираним северним мостом( чипсетом).

On older Intel based PCs, the northbridge was also named external memory controller hub(MCH) or graphics and memory controller hub(GMCH) if equipped with integrated graphics.
Na starijim Intel-ovim računarima, Severni most se takođe zvao i spoljašnji memorijski kontroler( MCH) ili integrisani memorijski kontrolerski hub( IMCH) ako je imao integrisan VG memorijski kontroler.

When the memory controller needs to access a different row, it must first return that bank's sense amplifiers to an idle state, ready to sense the next row.
Када меморијски контролер треба да приступи другом реду, он прво мора да врати и појача осећај банке ка неактивном стању, и да она буде спремна да осети следећи ред.

This increase is due to the time required to convert the parallel information read from the DRAM cell to the serial format used by the FB-DIMM controller, and back to a parallel form in the memory controller on the motherboard.
То повећање је услед времена потребног да се конвертује паралелна информација прочитана из DRAM ћелије у серијски формат коришћен од стране FB-DIMM контролера, и назад у паралелни формат у меморијском контролеру на матичној плочи.

The P2 integrated memory controller manages two-channel LPDDR23X memories, depending on the configuration of your phone or 4 or 4 GB.
ПКСНУМКС интегрисани меморијски контролер управља двоканалним ЛПДДРКСНУМКСКС меморијама, зависно од конфигурације вашег телефона или КСНУМКС или КСНУМКС ГБ.

When the component is granted ownership, it will issue normal read and write commands on the PCI bus, which will be claimed by the bus controller and will be forwarded to the memory controller using a scheme which is specific to every chipset.
Када компонента добије контролу, она ће поставити нормалне команде читања и писања на PCI магистралу, које ће бити препознате од стране контролера магистрале и прослеђене меморијском контролеру коришћењем шеме која је специфична за сваки чипсет.

However, to simplify the memory controller, SDRAM chips support an"auto refresh" command, which performs these operations to one row in each bank simultaneously.
Међутим, да би се поједноставио меморијски контролер, SDRAM чипови треба да подрже" Auto Refresh" команду, која обавља ове операције у једном реду у свакој банци истовремено.

In theory, the FB-DIMM's memory buffer device could be built to access any DRAM cells, allowing for memory cell agnostic memory controller design, but this has not been demonstrated, as the technology is in its infancy.
У теорији, меморијски бафер код FB-DIMM модула може бити направљен тако да приступи било којој DRAM ћелији, што омогућава дизајн меморијског контролера који је потпуно независан од меморијске ћелије, али ово није демонстрирано, јер је технологија још у раној фази развоја.

As part of this test, the memory controller checks all of the memory addresses with a quick read/write operation to ensure that there are no errors in the memory chips.
Као део овог теста, контролер меморије проверава све меморијске адресе брзим read/ write операцијама како би се установило да ли има грешака у меморијским чиповима.

e. the BIOS, operating systems, and some specialized utility programs(e.g., memory testers), address physical memory using machine code operands or processor registers, instructing the CPU to direct a hardware device, called the memory controller, to use the memory bus or system bus, or separate control, address and data busses, to execute the program's commands.
BIOS, оперативни систем, и неки специјализовани корисни програми( нпр, тестери меморије), адресирају физичку меморију користећи машински код операнде или процесорске регистре, упућујући CPU директно до уређаја, који се зове меморијски контролер, да би се користила меморијска магистрала или системска магистрала, или одвојена контрола, адреса и магистрала података, да би се извршиле команде програма.

The memory controller must simply issue a sufficient number of auto refresh commands(one per row, 4096 in the example we have been using) every refresh interval(tREF= 64 ms is a common value).
Меморијски контролер мора једноставно да изда довољан број Ауто Освежавајућих команди( једна по реду, 4096 у примеру који је коришћен) сваког освежавајућег интервала( tREF= 64 ms је уобичајена вредност).

Added several new memory controller parameter R300, relating to the signal Out Enable(«Shift of OE signal for WRITE Data»,«Shift of OE signal for WRITE Data Strobe»), which may slightly improve performance.
Додао неколико нових меморијски контролер параметара Р300, који се односи на сигнал Од Енабле(« Смена ОЕ сигнала за уписивање података»,« Смена ОЕ сигнала за уписивање података Стробе»), што може мало побољшати перформансе.

Integrated memory controller supporting three memory channels of DDR3 UDIMM(Unbuffered) or RDIMM(Registered) A new point-to-point processor interconnect QuickPath, replacing the legacy front side bus Simultaneous multithreading by multiple cores and hyper-threading(2× per core).
Интегрисани меморијски контролер који подржава три канала од DDR3 UDIMM( Unbuffered) или RDIMM( Registered) Нови point-to-point процесорски повезивач QuickPath, који замењује стару магистралу са предње стране Симултани multithreading од стране више језгара и hyper-threading( 2× per core).