Sta znaci na Engleskom ВИРТУЕЛНЕ АДРЕСЕ - prevod na Енглеском

• virtual addresses
• virtual address

Примери коришћења Виртуелне адресе на Српском и њихови преводи на Енглески

Адресе које користи програмер зову се виртуелне адресе.
The address issued by a processor is called a virtual address.

Оперативни систем мапира различите делове виртуелне адресе са различитом величином PTEs.
The operating system maps different sections of the virtual address space with different size PTEs.

Табеле страница се користе за превођење виртуелне адресе виђене од стране апликације у физичке адресе које користи хардвер на обради инструкције;
Page tables are used to translate the virtual addresses seen by the application into physical addresses used by the hardware to process instructions;

Она мапира меморијске адресе које користи програм, називају се виртуелне адресе, у физичке адресе у меморији рачунара.
It maps memory addresses used by a program, called virtual addresses, into physical addresses in computer memory.

Други проблем је хомоним, где исте виртуелне адресе мапирају у неколико различитих физичких адреса..
Another problem is homonyms, where the same virtual address maps to several different physical addresses..

Она мапира меморијске адресе које користи програм, називају се виртуелне адресе, у физичке адресе у меморији рачунара.
The virtual memory maps the memory addresses used by a program, known as virtual addresses, to physical addresses of computer memory.

Виртуелне адресе су подељене на следећи начин: 16 бита неискоришћено, девет битова сваки четири нивоа стабла( укупно 36 бита), а 12 најнижих битова се директно копирају у резултат.
The virtual addresses are divided up as follows: 16 bits unused, 9 bits each for 4 tree levels(total: 36 bits), and the 12 lowest bits unmodified.

Пример: Претпоставимо да имамо TLB мапирање виртуелне адресе 0x2cfc7000 на физичку адресу 0x12345000.
Example: Assume that we have a TLB mapping of virtual address 0x2cfc7000 to physical address 0x12345000.

Адреса за превођење хардвера у ЦПУ, обично се помиње као јединица за управљање меморијом или ММУ, аутоматски преводи виртуелне адресе у физичке адресе..
Address translation hardware in the CPU, typically described as a memory management system or MMU, instantly equates virtual addresses to physical addresses..

Виртуелна меморија захтева да процесор преводи виртуелне адресе које генеришу програм у физичкој адреси у главној меморији.
Virtual memory requires the processor to translate virtual addresses generated by the program into physical addresses in main memory.

Виртуелне адресе су подељене на следећи начин: 16 бита неискоришћено, девет битова сваки четири нивоа стабла( укупно 36 бита), а 12 најнижих битова се директно копирају у резултат.
The virtual addresses are divided as follows: 16 bits unused, nine bits each for four tree levels(for a total of 36 bits), and the 12 lowest bits directly copied to the result.

No-Execute bit:" NX" бит( 63. у page table) омогућава оперативном систему да одреди које странице виртуелне адресе могу садржати извршни код а које не могу.
The No-Execute bit or NX bit(bit 63 of the page table entry) allows the operating system to specify which pages of virtual address space can contain executable code and which cannot.

Paging на захтев 32-bit линеарне адресе су виртуелне адресе, а не физичке адресе. Оне се преводе у физичке адресе преко page табеле.
Demand paging 32-bit linear addresses are virtual addresses rather than physical addresses; they are translated to physical addresses through a page table.

Хардвер може имплементирати овај превод једноставним комбиновањем првих 20 бита физичке адресе( 0x12345) и последњих 12 бита виртуелне адресе( 0xabc).
The hardware can implement this translation by simply combining the first 20 bits of the physical address(0x12345) and the last 12 bits of the virtual address(0xabc).

Битни Линукс дозвољава до 128 ТБ виртуелне адресе за појединачне процесе, и може да адресира око 64 ТБ физичке меморије, под условом да нема процесорских и ограничења система.
Bit Linux allows up to 128 TB of virtual address space for individual processes, and can address approximately 64 TB of physical memory, subject to processor and system limitations.

Примарна карактеристика АМД64 је доступност 64-битних процесорских регистара, на пример rax, rbx и слично, 64-битне аритметичке и логичке операције целим бројем, и 64-битни виртуелне адресе.
The primary defining characteristic of AMD64 is the availability of 64-bit general-purpose processor registers, e.g. rax, rbx etc., 64-bit integer arithmetic and logical operations, and 64-bit virtual addresses.

Ефективно, хардвер одржава једноставну пермутацију из виртуелне адресе у кеш индексу, тако да ниједан CAM( content-addressable memory- садржајне-адресиране меморије) није потребан у избору једног правог од четири учитаних начина.
Effectively, the hardware maintains a simple permutation from virtual address to cache index, so that no content-addressable memory(CAM) is necessary to select the right one of the four ways fetched.

Сваки TLB унос мапира виртуелни број стране( VPN2) било којем од два броја оквира стране( PFN0 или PFN1), у зависности од најмање тежине бита виртуелне адресе која није део маске( енгл. mask) странице.
Each TLB entry maps a virtual page number(VPN2) to either one of two page frame numbers(PFN0 or PFN1), depending on the least significant bit of the virtual address that is not part of the page mask.

Иако су виртуелне адресе ширине 64 бита у 64-битном режиму, актуелне имплементације( и сви чипови за које се зна да су у фази планирања) не дозвољавају да се цео виртуелни адресни простор од 264 бајтова( 16 ЕБ) користи.
Although virtual addresses are 64 bits wide in 64-bit mode, current implementations(and all chips that are known to be in the planning stages) do not allow the entire virtual address space of 264 bytes(16 EB) to be used.

Није могуће направити разлику између ових мапирања, гледајући само у виртуални индекс, мада потенцијална решења укључују: испирање кеша након контекста прекидача, приморавајући адресне просторе да буду не-преклапајући, тагирање виртуелне адресе са адресним простором ID( ASID).
It is not possible to distinguish these mappings merely by looking at the virtual index itself, though potential solutions include: flushing the cache after a context switch, forcing address spaces to be non-overlapping, tagging the virtual address with an address space ID(ASID).

Табеле страница се користе за превођење виртуелне адресе виђене од стране апликације у физичке адресе које користи хардвер на обради инструкције; такав хардвер који управља овим специфичним превођењен је често познат као memory management unit.
Page tables are used to translate the virtual addresses seen by the application into physical addresses used by the hardware to process instructions; such hardware that handles this specific translation is often known as the memory management unit.

Режими адресирања нису се драматично променили од 32-битног режима, осим што је адреса проширена на 64 бита, виртуелне адресе се сада пријављују проширене на 64 бита( како би се онемогућио рижим битова у виртуелним адресама), а други изборни детаљи су драматично смањени.
The addressing modes were not dramatically changed from 32-bit mode, except that addressing was extended to 64 bits, virtual addresses are now sign extended to 64 bits(in order to disallow mode bits in virtual addresses), and other selector details were dramatically reduced.

Иако су виртуелне адресе ширине 64 бита у 64-битном режиму, актуелне имплементације( и сви чипови за које се зна да су у фази планирања) не дозвољавају да се цео виртуелни адресни простор од 264 бајтова( 16 ЕБ) користи.
Canonical address space implementations(diagrams not to scale) Although virtual addresses are 64 bits wide in 64-bit mode, current implementations(and all chips that are known to be in the planning stages) do not allow the entire virtual address space of 264 bytes(16 EB) to be used.

Већини оперативних система и апликација неће требати толики адресни простор за догледну будућност( на пример, Виндоус имплементација за АМД64 су користи само 16 ТБ, или 44 бита), па спровођење такве широке виртуелне адресе ће једноставно повећати сложеност и Трошкови без стварне користи.
Most operating systems and applications will not need such a large address space for the foreseeable future(for example, Windows implementations for AMD64 are only populating 16 TB, or 44 bits' worth), so implementing such wide virtual addresses would simply increase the complexity and cost of address translation with no real benefit.

Иако су виртуелне адресе ширине 64 бита у 64-битном режиму, актуелне имплементације( и сви чипови за које се зна да су у фази планирања) не дозвољавају да се цео виртуелни адресни простор од 264 бајтова( 16 ЕБ) користи.
Although virtual addresses are 64 bits wide in 64-bit mode, current implementations(and all chips known to be in the planning stages) do not allow the entire virtual address space of 264 bytes(16 EB) to be used.… in the first implementations of the architecture, only the least significant 48 bits of a virtual address would actually be used in address translation(page table lookup).

Мане ове технике се огледају у томе што обухвата време потребно за одређивање адреса сваки пут када се библиотека промени, немогућност коришћења стандардног адресирања, и недостатак потребног простора за коришћење виртуелне адресе( проблем који ће се ублажити усвајањем 64-битне архитектуре, барем за сада) Лоадери код заједничких библиотека.
Disadvantages of this technique include the time required to precompute these addresses every time the shared libraries change, the inability to use address space layout randomization, and the requirement of sufficient virtual address space for use(a problem that will be alleviated by the adoption of 64-bit architectures, at least for the time being).

Ако хардвер поставља грешке изузетака страница, супервизор страничења приступа секундарном складиштењу, враћа страницу која има виртуелну адресу која је резултовала у грешку странице, ажурира табеле страница да би одржао физичку локацију виртуелне адресе и говори механизму за превођење да рестартује захтев.
If the hardware raises a page fault exception, the paging supervisor accesses secondary storage, returns the page that has the virtual address that resulted in the page fault, updates the page tables to reflect the physical location of the virtual address and tells the translation mechanism to restart the request.