What is the translation of " DATA BUS " in Serbian?

• магистралу података
• магистрале података
• магистрала података
• магистрални подаци
• подаци магистрале података

Examples of using Data bus in English and their translations into Serbian

Connect the data bus.
Интерфејси за повезивање на Data BUS.

Only the cell circuit that is addressed by the 4-bit decoder input will be accessible through the data bus.
Само ћелијски круг који се односи на 4-битни улаз декодера ће бити доступан преко дата бус-а.

The ARM2 featured a 32-bit data bus, 26-bit address space and 27 32-bit registers.
ARM2 је имао 32-битну магистралу података, 26-битни адресни простор и 27 32-битних регистара.

And a high-volume, high-speed data bus.
И велике брзине преноса података.

The DRAM controller must ensure that the data bus is never required for a read and a write at the same time.
DRAM контролер мора да обезбеди да магистрални подаци никада не захтевају истовремено читање и писање.

Thus, it will be necessary to interleave reads from several banks to keep the data bus busy.
Тако, биће потребно да се убаци читање из неколико банака да би се задржали подаци магистралне заузетости.

The tactical implications of the computing and data bus capabilities of aircraft are hard to determine.
Импликације на тактичке способности авиона, рачунарских података и магистрале података, тешко је утврдити.

NAR 1 processor has a 5-bit address bus(32 bytes of addressable memory) and 8-bit data bus.
НАР процесор има адресну магистралу од 5 бита( дакле, могао је да адресира 32 бајта меморије) и магистралу података од 8 бита.

Refresh logic is provided in the DRAM Controller, which ensures that the Data Bus is never required for a read and a write at the same time.
DRAM контролер мора да обезбеди да магистрални подаци никада не захтевају истовремено читање и писање.

The standard describes the method of communication and the electrical interface requirements for subsystems connected to the data bus.
Стандард описује начин комуникације и електричне потребе интерфејса за подсистеме који су прикључени на магистралу података.

Example: for a memory chip with 128 Mib capacity and 8-bit wide data bus, it can be specified as: 16 Meg× 8.
Пример: За меморијски чип са 128Mb капацитетом и 8 бита широком магистралом података, може бити одређена са: 16Meg x 8.

Data Bus Inversion adds an additional active-low DBI pin to the address/command bus and each byte of data..
Инверзија магистрале података захтева додатни active-low DBI пин на адресној/ командној магистрали и сваком бајту података..

Since it contains 16 addresses and has a data bus that is 1 bit wide, it would be designated as a 16 x 1 bit static RAM circuit.
С обзиром да садржи 16 адреса и има магистралу података ширине 1 бита, биће означена као 16 к 1 бит статички РАМ круг.

Progression beyond GDDR5X is not a landing, and the maximum 16,0 GHz frequency still provides sufficient bandwidth with a sufficiently wide data bus.
Напредак после убедљиве ГДДРКСНУМКСКС не, до КСНУМКС ГХз и даље имају довољан пропусни опсег за довољно широк магистрале података.

By alternating banks, an SDRAM device can keep the data bus continuously busy, in a way that asynchronous DRAM cannot.
Помоћу наизменичних банака, SDRAM уређај може да задржи магистралне податке стално заузетим, на начин који асинхрони DRAM не могу.

This is the number of clock cycles allowed for internal operations between a read command and the first data word appearing on the data bus.
То је број циклуса генератора такта дозвољених за унутрашње операције између команде читања и прве речи податка која се јавља на магистрали података.

It is a version of the Motorola 68000 with an 8-bit external data bus, as well as a smaller address bus..
У питању је верзија Моторола 68000 микропроцесора са 8-битном магистралом података, као и са мало скраћеном адресном магистралом..

However, the 16-bit external data bus of the 8086 implied fairly significant hardware redesign, as well as other complications and expenses.
Међутим, 16-битна спољна магистрала података од 8086 подразумева прилично значајан редизајн хардвера, као и друге компликације и трошкове.

In simple memory subsystems, the word is transferred over the memory data bus, which typically has a width of a word or half word.
У једноставним меморијским подсистемима, реч се преноси преко магистрале података меморије, која обично има ширину велеичине речи или пола речи.

MIL-STD-1553 specifies that the data bus should have characteristic impedance between 70 and 85 ohms, while the industry has standardized on 78 ohms.
Иако су подаци магистрале података MIL-STD-1553B специфицирани за карактеристике између 70 и 85 ohms, индустрија је стандардизовала њихову производњу на 78 ohms.

This means that the Bus Controller has to poll all the Remote Terminals connected to the data bus, generally at least once in a major cycle.
То значи да је команда преноса мора да узоркује статус свих удаљених прикључака повезаних на магистралу података, обично најмање једном у великом циклусу.

Although MIL-STD-1553B specifies that the data bus should have characteristic impedance between 70 and 85 ohms, industry has standardized on 78 ohms.
Иако су подаци магистрале података MIL-STD-1553B специфицирани за карактеристике између 70 и 85 ohms, индустрија је стандардизовала њихову производњу на 78 ohms.

The main elements of an aircraft's avionics are its communication and navigation systems, sensors(radar and IR), computers and data bus, and user interface.
Главни елементи те опреме код авиона су његови системи комуникација и навигациони системи, сензори( радар и ИЦ), рачунари, магистрала података и кориснички интерфејс.

Core voltage was decreased to 1.5 V. Data Bus Inversion adds an additional active-low DBI pin to the address/command bus and each byte of data..
Волтажа језгра је смањена на 1. 5 V. Инверзија магистрале података захтева додатни active-low DBI пин на адресној/ командној магистрали и сваком бајту података..

NOR-based flash has long erase and write times, but provides full address and data buses, allowing random access to any memory location.
НОР-базиран флеш поседује дуго време брисања и писања, али обезбеђује потпуне адресне и магистрале података, омогућавајући случајан приступ било којој меморијској локацији.

Chips are made with a variety of data bus sizes(most commonly 4, 8 or 16 bits), but chips are generally assembled into 168-pin DIMMs that read or write 64(non-ECC) or 72(ECC) bits at a time.
Чипови су направљени са различитим величинама магистралних података( најчешће 4, 8 или 16 бита), и чипови си обично монтирају у 168-пин DIMM-ове да читају или пишу 64( non-ECC) или 72 бита( ECC) у времену.

A tiny capacitor could serve as a memory cell, complete with a single MOSFET transistor for connecting it to the data bus for charging(writing a 1), discharging(writing a 0), or reading.
Мала кондензаторка може послужити као меморијска ћелија, заједно са једним транзистором МОСФЕТ-а за повезивање на дата бус за пуњење( писање 1), пражњење( писање 0) или читање.

When a processor or DMA-enabled device needs to read or write to a memory location, it specifies that memory location on the address bus(the value to be read or written is sent on the data bus).
Када процесор или DMA-укључен уређај треба да чита или пише у меморијској локацији, она наводи ту локацију меморије на адресној магистрали( вредност која треба да се чита или пише је послата на магистралу података).

These new processors were expensive to incorporate in personal computers, as they used a 16-bit data bus and needed rare(and thus expensive) 16-bit peripheral and support chips.
Ови нови процесори су били прескупи за уградњу у персоналне рачунаре, зато што су користили шеснаестобитнu магистралу и самим тим су захтевали ретке( и веома скупе) шеснаестобитне перифералне чипове.

Similarly, the data bus is often designed to suit specific needs such as serial or parallel data access, and the memory may be designed to provide for parity error detection or even error correction in expensive business systems.
Слично томе, магистрала података је често дизајнирана тако да одговара специфичним потребама, као што су серијски или паралелни приступ подацима, а меморија се може дизајнирати да обезбеди детекцију за бит парности или чак да се дизајнира за исправљање грешака у скупим пословним системима.