What is the translation of " CLOCK CYCLE " in Spanish?

• ciclo de reloj

Examples of using Clock cycle in English and their translations into Spanish

A processor may take more clock cycles to accomplish a task.
Un procesador puede tener más ciclos de reloj para realizar una tarea.

It then becomes the data bus during the second and third clock cycles.
El bus de datos se presenta durante el 2do y 3er ciclo de reloj.

Each stage requires one clock cycle and an instruction passes through the stages sequentially.
Cada etapa necesita un ciclo de reloj y cada instrucción pasa secuencialmente por todas las etapas.

We will use the KeepActive box to process our logic in each clock cycle.
Utilizaremos la caja KeepActive para procesar nuestra lógica en cada ciclo de reloj.

It is a 4 pixel per clock cycle design supporting DirectX 9 pixel shader model 2.0.
Se trata de un diseño de 4 píxeles por ciclo de reloj compatible con DirectX 9 pixel Shader Model 2.0.

The effect of this signal is actually delayed by one clock cycle.
El efecto de esta señal es en realidad un retraso de un ciclo de reloj.

The counter will then generate a low pulse for 1 clock cycle(a strobe)- after that the output will become high again.
El contador entonces generará un pulso bajo por 1 ciclo del reloj(un strobe)- después la salida se volverá alta de nuevo.

This innovation allows us to double the amount of information transferred in each clock cycle.
Esta novedad permite duplicar la información transferida en cada ciclo de reloj.

A rule of thumb used in the industry is that roughly one CPU clock cycle is needed to process one bit of incoming data.
Una regla general usada en la industria es que aproximadamente un ciclo de reloj de CPU es necesario para procesar un bit de datos entrante.

In the best case, an instruction could be issued to a functional unit every 100 ns clock cycle.
En el mejor de los casos, una instrucción podía ser emitida a una unidad funcional cada ciclo de reloj de 100 ns.

The X1 uses a 1.2 ns(800 MHz) clock cycle, and 8-wide vector pipes in MSP mode, offering a peak speed of 12.8 gigaflops per processor.
El X1 usa un ciclo de reloj de 1,2 ns(800 MHz) y ocho líneas anchas de ejecución vectorial en modo MSP, ofreciendo un rendimiento pico de 12,8 gigaflops por procesador.

The extra circuitry also increases power dissipation since every comparison circuit is active on every clock cycle.
Esa circuitería extra también hace crecer el consumo de potencia, ya que cada circuito de comparación se activa en cada ciclo del reloj.

The two-level RZI signal has a pulse(shorter than a clock cycle) if the binary signal is 0, and no pulse if the binary signal is 1.
En estos códigos la señal presenta un pulso(más corto que un ciclo de reloj) si la señal binaria es un cero, y no presenta ningún pulso si la señal binaria es un uno..

As a result, the subscalar CPU gets"hung up" on instructions which take more than one clock cycle to complete execution.
Como resultado, la CPU subescalar queda"paralizado" en instrucciones que toman más de un ciclo de reloj para completar su ejecución.

It used to take, a long time ago;-, multiple clock"cycles" to complete a single operation, but these days one clock cycle may produce 2 or even 4 or 8 instructions at once in parallel.
Solía tomar, hace mucho tiempo;-, varios ciclos de reloj para completar una sola operación, pero en estos días un ciclo de reloj puede producir 2 o incluso 4 u 8 instrucciones a la vez en paralelo.

This uses the same commands, accepted once per cycle, but reads or writes two words of data per clock cycle.
Este sistema utiliza los mismos comandos, aceptados una vez por ciclo, pero lee o escribe dos palabras de datos consecutivas por ciclo de reloj.

Writes to any of the register files thus have to be synchronized, which required a clock cycle to complete, negatively impacting performance by one percent.
La escritura en cualquier banco de registros debía ser sincronizada, la cual requería un ciclo de reloj completo, impactando negativamente en el rendimiento en un uno por ciento.

A CPU with a 10x multiplier will thus see 10 internal cycles(produced by PLL-based frequency multiplier circuitry) for every external clock cycle.
Una CPU con un multiplicador de 10x tendrá entonces 10 ciclos internos(producidos por un circuito multiplicador de frecuencia basado en PLL) por cada ciclo del reloj externo.

The Intel P5 Pentium had two superscalar ALUs which could accept one instruction per clock cycle each, but its FPU could not accept one instruction per clock cycle.
El Intel Pentium original(P5) tenía dos ALUs superescalares que podían aceptar, cada una, una instrucción por ciclo de reloj, pero su FPU no podía aceptar una instrucción por ciclo de reloj.

Another type of MT is simultaneous multithreading, where instructions from multiple threads are executed in parallel within one CPU clock cycle.
Otro tipo de MT se denomina multihilo simultáneo, en donde las instrucciones de múltiples hilos se ejecutan en paralelo dentro de un ciclo de reloj de la CPU.

Compared to the Y-MP, the C90 processor had a dual vector pipeline and a faster 4.1 ns clock cycle(244 MHz), which together gave three times the performance of the Y-MP processor.
Comparado con el Y-MP, el procesador C90 tenía una doble línea de ejecución vectorial y un ciclo de reloj más rápido de 4,1 ns(244 MHz), el cual le daba un rendimiento tres veces superior al del procesador Y-MP.

A pipelined processor can become very nearly scalar, inhibited only by pipeline stalls an instruction spending more than one clock cycle in a stage.
Un procesador entubado puede llegar a ser casi completamente escalar, solamente inhibido por las abruptas paradas de la tubería una instrucción durando más de un ciclo de reloj en una etapa.

It is capable of issuing up to two instructions every clock cycle to four functional units: an integer unit, a floating-point unit(FPU), an address unit, and a branch unit.
Es capaz de ejecutar hasta dos instrucciones por cada ciclo de reloj con cuatro unidades funcionales: una unidad de enteros, una unidad unidad de coma flotante(o FPU, Floating Point Unit), una unidad de direcciones y una unidad de bifurcación o saltos.

The Y-MP could be equipped with two, four or eight vector processors, with two functional units each and a clock cycle time of 6 ns 167 MHz.
El Y-MP podía estar equipado con dos, cuatro u ocho procesadores vectoriales, con dos unidades funcionales cada uno y un ciclo de reloj de 6 ns 167 MHz.

When the counter reaches 0, the output will go low for one clock cycle- after that it will become high again, to repeat the cycle on the next rising edge of GATE.
Una vez que el dispositivo detecta el borde de elevación(rising edge) en la entrada GATE, comenzará a contar, Cuando el contador llegue a 0, la salida por OUT estará baja por un ciclo de reloj- Después se volverá de nuevo alta, repitiendo el ciclo en el siguiente borde de elevación de GATE.

The Bellmac 32 was a microprocessor developed by Bell Labs's processor division in 1980, implemented using CMOS technology and was the first microprocessor that could move 32 bits in one clock cycle.
El microprocesador Bellmac 32 fue desarrollado por los laboratorios Bell en 1980 con la tecnología CMOS y fue el primero que pudo mover 32 bits en un ciclo de reloj.

The first machines were shipped in 1995, and featured a 2.2 ns(450 MHz) clock cycle and two-wide vector pipes, for a peak speed of 1.8 gigaflops per processor; the high clock speed arises from the CPUs being built using ECL logic.
La primera máquina fue entregada en 1995, y tenía un ciclo de reloj de 2,2 ns(450 MHz) y dos líneas de procesamiento vectorial, con un rendimiento pico de 1,8 gigaflops por procesador; la alta velocidad de reloj se consiguió construyendo las CPU usando lógica ECL.

This design, wherein the CPU's execution resources can operate on only one instruction at a time, can only possibly reach scalar performance one instruction per clock cycle.
Este diseño, en donde los recursos de ejecución de la CPU pueden operar con solamente una instrucción a la vez, solo puede, posiblemente, alcanzar el desempeño escalar una instrucción por ciclo de reloj.

In the case of timing attacks against targets whose computation times are quantized into discrete clock cycle counts, an effective countermeasure against is to design the software to be isochronous, that is to run in an exactly constant amount of time, independently of secret values.
En el caso de ataques sincronizados contra objetivos cuyos tiempos computacionales estén cuantificados en ciclos de reloj discretos, una contramedida eficaz consiste en diseñar el software para que sea isócrono, es decir, para que se ejecute en un tiempo siempre constante, independientemente de cualquier valor secreto que maneje.

The processor supports 59 different instructions and a register set consisting of 32 general purpose registers and three special purpose registers for the instruction filter, the clock cycle counter and the program counter.
Este procesador soporta 59 instrucciones diferentes y de 32 registros de propósito general y tres registros de propósito específico para el filtro de la instrucción, el contador de ciclos de reloj y el contador de programa.

How to use "clock cycle" in an English sentence

Two clock cycle data memory access.

Count every clock cycle when enabled.

The fourth clock cycle is the write-back clock cycle for the Move instruction.

At t5, the first clock cycle ends and the second clock cycle begins.

Each full clock cycle constitutes 20 nS.

the ninth clock cycle by setting SSPIF.

They generally react one clock cycle later.

Count every 64th clock cycle when enabled.

Every clock cycle has two memory cycle events.

Run a single clock cycle of the CPU.

How to use "ciclo de reloj" in a Spanish sentence

de forma que en cada ciclo de reloj envía 4 bytes en lugar de 2.

Los datos de vídeo deberán ser provistos en cada ciclo de reloj válido.

, Un ciclo de reloj después, el núcleo obtiene la concesión.

en ese ciclo de reloj mi contador selecciona un bit del multiplexor y lo envia.

Al menos no se anuncia como otros que multiplican el ciclo de reloj por el número de cores.

Muy sencillo: el rendimiento por ciclo de reloj es inferior en esta plataforma que en la más barata.

Además, incrementar el trabajo por ciclo de reloj también reduce el consumo de energía.

EL IPC son instrucciones por ciclo de reloj (de reloj de cpu).

Cada instrucción ocupa 1 ciclo de reloj para ejecutarse.

Cada instrucción requiere solamente un ciclo de reloj ejecutarse.